

第3章

场效应晶体管基础

3.1 表面电场效应

3.1.1 表面电导

首先回顾半导体表面层的电场效应。如图 3-1 所示,理想的金属-绝缘层-半导体 (MIS) 结构的总电容 C 是由氧化层电容 C_{ox} 和半导体空间电荷层电容 C_s 串联构成的如




图 3-1 P 型半导体衬底 MIS 结构对应的电容构成

式(3-1)。空间电荷层总电荷剂量 $|Q_s|$ 与半导体表面势 V_s 的关系如式(3-2)和图 3-2 所示,其中 L_D 是德拜长度,如式(3-3)所示, ϵ_s 是半导体的介电常数, qV_B 是半导体衬底中性区费米能级距离禁带中线的能量差,如式(3-4)所示。进而可知, C_s 是可变电容,如式(3-5)所示, V_s 可以显著改变 C_s 。再考虑到实际 MIS 结构的外加电压是 V_G ,需要综合考虑 V_G 在氧化层上的分压 V_{ox} 和在半导体空间电荷层的分压 V_s 后,才能确定 C_s ,最终得到总电容 C 。这种复杂的变换关系导致 C 与 V_G 之间呈现出比较复杂的依赖关系。图 3-3 给出了 P 型半导体衬底高频和低频下理想 MIS 结构的 C - V 特性曲线,图上也标识出了半导体表面层积累($V_G < 0$)、平带、耗尽、弱反型和强反型(弱反型右侧区域)几个特征区域的划分,图中 C_{FB} 是平带电容,对应的 V_G 是平带电压 V_{FB} 。图中也给出了深耗尽扫描对应的 C - V 曲线。





图 3-2 P 型半导体衬底 MIS 结构表面势与空间电荷层总电荷剂量的关系


 图 3-3 P 型半导体衬底 MIS 结构总电容与栅压 V_G 的关系

$$\frac{1}{C} = \frac{1}{C_{ox}} + \frac{1}{C_s} \quad (3-1)$$

$$\begin{aligned} |Q_s| &= \frac{2kT\epsilon_s}{qL_D} F\left(\frac{qV_s}{kT}, \frac{n_{p0}}{p_{p0}}\right) \\ &= \frac{2kT\epsilon_s}{qL_D} \left\{ \left[\exp\left(-\frac{qV_s}{kT}\right) + \frac{qV_s}{kT} - 1 \right] + \right. \\ &\quad \left. \frac{n_{p0}}{p_{p0}} \left[\exp\left(\frac{qV_s}{kT}\right) - \frac{qV_s}{kT} - 1 \right] \right\}^{1/2} \end{aligned} \quad (3-2)$$

$$L_D = \left(\frac{2\epsilon_s kT}{q^2 p_{p0}} \right)^{1/2} \quad (3-3)$$

$$V_B = \frac{kT}{q} \ln\left(\frac{N_A}{n_i}\right) \text{ 或 } V_B = \frac{kT}{q} \ln\left(\frac{N_D}{n_i}\right) \quad (3-4)$$

$$\begin{aligned} C_s &= \left| \frac{dQ_s}{dV_s} \right| = \frac{\epsilon_s}{L_D} \left\{ \left[-\exp\left(-\frac{qV_s}{kT}\right) + 1 \right] + \right. \\ &\quad \left. \frac{n_{p0}}{p_{p0}} \left[\exp\left(\frac{qV_s}{kT}\right) - 1 \right] \right\} / F\left(\frac{qV_s}{kT}, \frac{n_{p0}}{p_{p0}}\right) \end{aligned} \quad (3-5)$$

根据图 3-4 分析半导体空间电荷层内的电子和空穴浓度分布,如式(3-6)和式(3-7)所示。在外加栅压 V_G 诱导出的电场作用下,半导体空间电荷层的电子和空穴单位面积改变量(单位为 cm^{-2})分别由式(3-8)和式(3-9)表示。显然 Δn_s 和 Δp_s 的大小都是正相关于 V_s 的。进一步可以写出表层电导的改变量(单位为 $\text{S} \cdot \text{cm}$)表达式,如式(3-10)所示,其中 μ_{ns} 和 μ_{ps} 分别为电子和空穴的表面迁移率。最终可以得到半导体表层电导对 V_s 的依赖关系,如式(3-11)所示,其中 $\sigma_s(0)$ 表示 $V_s = 0$ 时的半导体平带薄层电导率。式(3-11)清晰地指出了栅压在半导体表层诱导出的垂直于表面的电场对表层电导的调制作用,即场效应。值得指出的是,半导体表层空间内载流子在电场作用下受到额外的指向氧化层/半导体界面的引力作用,导致在表层内的载流子输运受到额外的界面

散射作用,载流子的表面迁移率 μ_s 比体内的迁移率 μ_b 低,一般为体内迁移率的一半,如式(3-12)所示。




图 3-4 P 型半导体衬底 MIS 结构空间电荷层能带和电势分布

$$n_p = n_{p0} \exp(qV/kT) \quad (3-6)$$

$$p_p = p_{p0} \exp(-qV/kT) \quad (3-7)$$

$$\Delta n_s = \int_0^\infty (n_p - n_{p0}) dx = \int_0^\infty n_{p0} \left[\exp\left(\frac{qV}{kT}\right) - 1 \right] dx \propto V_s \quad (3-8)$$

$$\Delta p_s = \int_0^\infty (p_p - p_{p0}) dx = \int_0^\infty p_{p0} \left[\exp\left(-\frac{qV}{kT}\right) - 1 \right] dx \propto V_s \quad (3-9)$$

$$\Delta \sigma_s = q(\mu_{ns} \Delta n_s + \mu_{ps} \Delta p_s) \quad (3-10)$$

$$\sigma_s(V_s) = \sigma_s(0) + q(\mu_{ns} \Delta n_s + \mu_{ps} \Delta p_s) \quad (3-11)$$

$$\mu_s \approx \frac{1}{2} \mu_b \quad (3-12)$$

3.1.2 MOSFET 发明简史

正是因为存在式(3-11)的场效应,1926 年 Julius E. Lilienfeld 申请了一个名为“Method and Apparatus for Controlling Electric Currents”的专利(美国专利号 1745175),其




图 3-5 Julius E. Lilienfeld 制备的场效应晶体管的结构示意图

核心就是制备了如图 3-5 所示的场效应晶体管(Field Effect Transistor, FET)。在这个结构中使用了金属 Al 作为栅极、源极和漏极, Al_2O_3 作为栅极氧化层,化合物半导体 Cu_2S 作为受控半导体材料。他给出的数据是 Al_2O_3 厚度为 100nm,栅压 100V,氧化层内的电场约为 10MV/cm,而这个关键数据和目前大规模使用的 Si 基 FET 几乎一样。1934 年 Oskar Heil 在剑桥大学工作时,也申请了一个用电容耦合方式控制半导体内电流流动的专利,其本质也是一个



视频

FET,但没引起人们的注意。

然而,这些专利并没有使 FET 器件实用化,正如 1939 年 William Shockley 写道:“对我来说,现在原则上已经可能用半导体而不是真空管来制造放大器了。”实际上他也没有成功制备出可以工作的 FET。1946 年,理论物理学家 John Bardeen 计算了半导体表面态,并说明了正是因为存在这些表面态才使得制备 FET 的试验屡试屡败。1947 年 12 月,贝尔实验室在尝试 FET 的制备过程中实验不顺意外导致了点接触 BJT 的发明。1959 年 Martin M. Atalla 和 Dawon Kahng 在贝尔实验室成功制备了第一只绝缘栅 FET,并在 1960 年申请了一个名为“Electric field controlled semiconductor device”的专利(美国专利号 3102230)。遗憾的是他们的器件频响特性很差,无法应用到电话系统,随后不了了之。

1961 年,Kahng 在备忘录里指出他的发明潜力很大,因为它易于制造并且可能应用于集成电路。但真正让这些潜力得到展示的是工作在仙童(Fairchild)半导体和美国无线电公司(RCA)的同行。1960 年,美国无线电公司的 Karl Zaininger 和 Charles Meuller 成功制备出可以工作的金属-氧化物-半导体 FET(MOSFET)。仙童半导体的华人 C. T. Sah(萨支唐)制备出一个 MOS 控制的四极管。进而在 1962 年美国无线电公司的 Fred Heiman 和 Steven Hofstein 制备出由 16 个 MOSFET 构成的试验集成电路,如图 3-6 所示。

MOSFET 的商用始于 1964 年。通用微电子公司推出了 GME 1004 产品,仙童半导体推出了 FI100 产品,如图 3-7 所示,两者都是 P 沟道 MOSFET(PMOSFET),用于逻辑和开关应用。美国无线电公司推出了 N 沟道 MOSFET(NMOSFET)器件 3N98,用于信号放大。相比于 BJT 器件,MOSFET 尺寸更小,功耗更低,因此目前超过 99% 的芯片中使用 MOSFET。然而从 1926 年 MOSFET 概念的提出,到正式商用却花费了将近 40 年时间。




图 3-6 由 16 个 MOSFET 构成的集成电路试验品放大照片




图 3-7 仙童半导体的 PMOSFET 开关器件(FI 100)的放大照片

3.2 工作原理

MOSFET 如图 3-8 所示,是在 MOS 电容结构的基础上添加了源极 S 和漏极 D 两个 PN 结之后的一个器件。本书无特别说明,所述 MOSFET 都是以 P 型半导体衬底为基础的。在这个结构上,拥有栅极 G 和衬底极 B,所以这是一个四端器件。这个平面器件



视频

的宽度为 W , 源漏之间栅控区域的长度为 L 。如图 3-9 所示, 原则上讲, 当 G、B 两级浮空的时候, S、D 间是不导电的, 因为存在两个头对头串联的 PN 结, 总有一个 PN 结是反偏不导电的。当 B 极浮空, G 极施加足够正的偏压时, 半导体表层强反型成 N 型, 此时 S、D 间的 PN 结消失开始导电。所以这是一个栅压控制的开关器件, 本质上是电场调制了半导体表层的导电类型和能力。




图 3-8 MOSFET 的基本结构




图 3-9 MOSFET 的基本工作原理

表 3-1 对比了 MOSFET 和 BJT 的特性, 值得注意的是 MOSFET 是一种单极性多子作用的电压控制型器件, 在导通时只有一种载流子起作用。但 MOSFET 对氧化层与衬底半导体的界面特性非常敏感, 界面态必须低, 即 Q_{it} 小, 以便栅极电场能穿过界面进入衬底半导体层起到场效应调制表层电导的作用。所以, MOSFET 的制备工艺要求很高, 一般的工艺很难得到 Q_{it} 足够小的界面, 以至于栅极电场都基本终结在界面态上而导致栅极电场无法进入半导体表层, 进而丧失了电场调制电导的作用。这也就是花费了近 40 年时间 MOSFET 才进入商用的本质原因。

表 3-1 MOSFET 与 BJT 的特性对比

MOSFET	BJT
电场调节作用 ($E \uparrow \rightarrow \sigma \uparrow \rightarrow I_D \uparrow$)	少子注入 $\rightarrow$ 扩散 $\rightarrow$ 收集
多子作用 (多子器件)	少子作用 (少子器件)
一种载流子 (单极)	两种载流子 (双极)
输入阻抗高 (MOS $\rightarrow$ 绝缘体电阻大于 $10^9 \Omega$)	输入阻抗低 (PN 结正偏, 共射约千欧)
电压控制器件	电流控制器件
噪声低, 抗辐射能力强	$\tau_{\text{少子}}$ (少子寿命) $\sim N_{it}$ (复合中心浓度)
工艺要求高 (Q_{it})	工艺要求低
频率范围小, 功耗低	高频, 大功率
集成度高	集成度低

按照图 3-9 所示的工作原理, 显然将图中 N、P 区掺杂类型对调也将形成一种新型的 MOSFET, 即 PMOSFET。按照半导体表层强反型时反型载流子的极性, 可以将 MOSFET 划分为 NMOSFET 和 PMOSFET, 前者对应 P 型半导体衬底, 强反型的载流子是电子, 后者对应 N 型半导体衬底, 强反型的载流子是空穴。因为 MOSFET 导通时强反型的载流子只有薄薄一层连接了源漏两极, 用沟道来描述这个反型导电薄层。表 3-2 给

出了 MOSFET 的分类和常用符号。对于 NMOSFET 来说,当衬底半导体表层实现强反型所需 $V_G > 0$ 时,称为增强型 NMOSFET,也称为常关型 NMOSFET;若实现强反型所需 $V_G < 0$,则称为耗尽型 NMOSFET,也称为常开型 NMOSFET。NMOSFET 常简称为 NMOS。对于 PMOSFET,若衬底半导体表层实现强反型所需 $V_G < 0$ 时,则称为增强型 PMOSFET,也称为常关型 PMOSFET;若实现强反型所需 $V_G > 0$,则称为耗尽型 PMOSFET,也称为常开型 PMOSFET。PMOSFET 常简称为 PMOS。定义 MOSFET 达到强反型时所对应的 V_G 为阈值电压 V_T 。此外,表 3-2 还表明尽管 MOSFET 导通时 V_{DS} 极性和 I_{DS} 方向对于 NMOS 和 PMOS 是相反的,但载流子的运动方向是相同的,都是从源极流向漏极。MOSFET 的常用符号表明这是一个四端器件,S、D 之间用虚线表示, $V_G = 0$ 时,S、D 之间是不导通的,对应增强型器件。S、D 之间用实线, $V_G = 0$ 时,S、D 之间是导通的,对应耗尽型器件。NMOS 中的衬底极 B 有一个指向沟道区的箭头,表明导通时箭头指向 N 型反型层,即 N 型沟道。按照这个规定,PMOS 中的箭头就应该是由沟道区指向衬底极 B,即箭头的方向表示导通时半导体表层和衬底之间诱导出来的 PN 结的正偏方向($p \rightarrow n$)。

表 3-2 MOSFET 的分类与符号


	NMOSFET		PMOSFET	
	增强型	耗尽型	增强型	耗尽型
衬底掺杂类型	P		N	
S/D 掺杂类型	N^+		P^+	
载流子	电子		空穴	
导通时 V_{DS} 极性	+		-	
导通时 I_{DS} 方向	$D \rightarrow S$		$S \rightarrow D$	
载流子运动方向	$S \rightarrow D$		$S \rightarrow D$	
V_T 极性	+	-	-	+
常用符号				

图 3-10 给出了 NMOS 的输入和输出回路构成。因为栅极氧化层的存在,输入回路是没有直流特性的,因此直接探讨其输出特性,即以 V_{GS} 为参变量描述 I_{DS} 和 V_{DS} 的关系。图 3-11 分别给出了增强型和耗尽型 NMOS、PMOS 对应的输出特性曲线,基本上对应每个 V_{GS} , I_{DS} 都是先随 V_{DS} 增加而线性快速增加,然后进入饱和区,最后在 V_{DS} 很大时 I_{DS} 表现出击穿行为。对于 NMOS, V_{DS} 都是正极性的,而对应 PMOS 的 V_{DS} 都是负极性的,所以用统一坐标体系来表示,增强型 NMOS 和 PMOS 的输出特性曲线恰好是关于原点对称的(假设两个器件的导电特性除去极性其他都一致),耗尽型也是一样的情况。对于耗尽型 MOS,定义夹断电压




图 3-10 NMOSFET 的输入和输出回路构成

V_P : 当 $V_G = V_P$ 时, 强反型消失, S、D 间开路。




图 3-11 增强型和耗尽型 NMOS、PMOS 的输出特性曲线

MOSFET 虽然没有直流输入特性可描述, 但可以考察以 V_{DS} 为参变量的 I_{DS} 与 V_{GS} 的关系。因为是用输入回路的 V_{GS} 控制输出回路的 I_{DS} , 所以称为转移特性, 如图 3-12 所示。对于增强型 MOSFET, 固定 V_{DS} 后只有当 $V_{GS} > V_T$ (NMOS)、 $V_{GS} < V_T$ (PMOS) 时才会有明显的 $|I_{DS}|$, 而对于耗尽型 MOSFET, $V_{GS} > V_P$ (NMOS)、 $V_{GS} < V_P$ (PMOS), I_{DS} 就会明显有非零值了, 而且对于耗尽型器件来说, 当 $V_{GS} = 0$ 时, I_{DS} 已经有非零值, 器件已经导通。




图 3-12 增强型和耗尽型 NMOS、PMOS 的转移特性曲线



视频

3.3 MOSFET 的阈值电压

3.3.1 阈值电压的定义

如图 3-13 所示,以 P 型半导体衬底为例给出了 MIS 结构半导体空间电荷层常见的五种表面状态,即积累、平带、耗尽、弱反型和强反型状态对应的半导体表层的能带图,其中 V_s 是表面势, V_B 是式(3-4)定义的费米势(图中 $V_B > 0$)。当半导体表层达到强反型时对应的 V_G 为 MOSFET 的阈值电压 V_T ,此时 $V_s = 2V_B$ 。如图 3-14 所示,在不考虑金半接触电势差 V_{ms} 、氧化层固定电荷 Q_f 、氧化层内其他电荷 Q_{ox} (Q_m, Q_{ot})时, V_T 仅由半导体表层强反型时的 V_s 和此时氧化层上的压降 V_{ox} 串联而成。此时 V_T 可以用式(3-13)表示,其中氧化层上的压降 V_{ox} 是通过简单的电容原理即, Q_B/C_{ox} 换算得到的,式中和面积相关的量都取单位面积的值, Q_B ($Q_B < 0$)是半导体空间电荷层的总负电荷面密度。




图 3-13 P 型半导体衬底 MIS 结构中半导体空间电荷层常见的五种表面状态

注意,式中的 Q_B 忽略了反型载流子的贡献,只考虑了衬底固定电离电荷,因为反型层相比衬底空间电荷层来说太薄,在 $V_G = V_T$ 时反型载流子的浓度与衬底固定电离电荷的浓度相同,但积分得到的电荷面密度远比固定电离电荷低得多,可以忽略。也正因为如此,在计算 Q_B 时使用了耗尽层近似,直接求解 $2V_B$ 承压下空间电荷层的固定电离电荷面密度。此外,从栅极发出经过氧化层的电力线最终都终结在这些固定电离电荷上(忽略反型电子),所以需要使用 Q_B ($Q_B < 0$)来计算 V_{ox} ,尽管这些电荷实际上已经造成半导体空间电荷层的分压 $2V_B$ 。

当考虑金半接触电势差 V_{ms} 、氧化层固定电荷 Q_f 、氧化层内其他电荷 Q_{ox} 时, V_T 需要在式(3-13)的基础上增加平带电压 V_{FB} 的分量, V_{FB} 由式(3-14)表达,其中 $\rho(x)$ 是氧化层内其他电荷的分布函数,而式(3-15)表示 ϕ_{ms} 对应抵消




图 3-14 P 型半导体衬底 MIS 结构 $V_G = V_T$ 时的能带图和电荷分布

接触电势差 V_{ms} 的平带电压分量。因此,实际的 V_T 应由式(3-16)来表达。当然,一般 V_{FB} 中 $\rho(x)$ 的影响在工艺控制良好的情况下可以忽略,所以只需考虑 ϕ_{ms} 和 Q_f 的影响,而这些影响对 NMOS 和 PMOS 的 V_T 来说是一样的。式(3-17)和式(3-18)分别给出了 NMOS 和 PMOS 的 V_T 表达式。注意,对两种 MOSFET 来说都有 $Q_f > 0$,所以式(3-17)和式(3-18)表明,相对于式(3-13)来说, Q_f 的影响使得 V_{Tn} 和 V_{Tp} 都向电压轴负方向平移,这是造成 V_{Tn} 和 V_{Tp} 对零点不对称的重要原因。

$$V_T = 2V_B + \frac{|Q_B(d_{max})|}{C_{ox}} = \frac{2kT}{q} \ln\left(\frac{N_A}{n_i}\right) + \frac{1}{C_{ox}} \left[4N_A \epsilon_s kT \ln\left(\frac{N_A}{n_i}\right) \right]^{1/2} \quad (3-13)$$

$$V_{FB} = \phi_{ms} - \frac{Q_f}{C_{ox}} - \frac{1}{C_{ox}} \int_0^{t_{ox}} \frac{x}{t_{ox}} \rho(x) dx \quad (3-14)$$

$$q\phi_{ms} = W_m - W_s = -qV_{ms} \quad (3-15)$$

$$V_T = V_{FB} + 2V_B + \frac{|Q_B(d_{max})|}{C_{ox}} = V_{FB} + 2V_B + \frac{qN_A d_{max}}{C_{ox}} \quad (3-16)$$

$$V_{Tn} = \phi_{ms} - \frac{Q_f}{C_{ox}} + \frac{qN_A d_{max}}{C_{ox}} + \frac{2kT}{q} \ln\left(\frac{N_A}{n_i}\right) \quad (3-17)$$

$$V_{Tp} = \phi_{ms} - \frac{Q_f}{C_{ox}} - \frac{qN_D d_{max}}{C_{ox}} - \frac{2kT}{q} \ln\left(\frac{N_D}{n_i}\right) \quad (3-18)$$

3.3.2 影响阈值电压的因素

1. 功函数差 $q\phi_{ms}$ 的影响

根据式(3-15)可知,栅电极功函数 W_m 和半导体衬底功函数 W_s 都会影响 ϕ_{ms} 。如表 3-3 所示,一般贵金属的 W_m 偏大,可以直接拉高 ϕ_{ms} 。但受实际工艺所限,不是任意金属都能被选作栅极材料的,往往使用重掺杂 P 型多晶硅(P^+ -poly)作为高功函数栅极材料。同样的,为了获得低功函数栅极材料,往往选用 N^+ -poly。表 3-4 表明 W_s 明显依赖于掺杂浓度和类型,如式(3-19)和(3-20)所示,其中 χ_s 为半导体亲和能,是一个常数。图 3-15 给出了不同栅极材料和衬底类型配对形成的 MOS 结构的 ϕ_{ms} 对衬底掺杂浓度 N_B 的依赖。显然根据式(3-19)可知,对于 P 型衬底, N_B 越大, W_s 越大, ϕ_{ms} 越小。对于 N 型衬底, N_B 越大, W_s 越小, ϕ_{ms} 越大。由图 3-15 也易看出 N^+ -poly(P-Si)组合与 P^+ -poly(N-Si)组合容易形成关于零点对称的 ϕ_{ms} ,且通过多晶硅栅极的重掺杂可以实现比较小的




图 3-15 不同掺杂类型半导体衬底掺杂浓度与对应栅电极材料造成的 ϕ_{ms}



视频