第3 章 逻辑门电路 [主要教学内容] 1.MOS管的基本工作原理。 2.CMOS门电路的电路结构、工作原理和电气特性。 3.双极型三极管的基本工作原理和开关特性。 4.TTL门电路的电路结构、工作原理和电气特性。 5.典型逻辑门电路实际使用中的一些问题。 [教学目的和要求] 1.了解逻辑门电路的分类和特点。 2.掌握典型逻辑门的功能、外特性和实际使用中的一些问题。 3.了解正负逻辑的概念及相互关系。 4.了解TTL与CMOS门的接口问题。 3.1 MOS逻辑门电路 3.1.1 概述 我们把实现基本逻辑运算和复合逻辑运算的电子电路统称为逻辑门电路,简称门电 路。作为基本逻辑运算和复合逻辑运算的有与、或、非、与非、或非、与或非、异或、同或等。 因此,从逻辑功能上区分,门电路也有与门、或门、非门(习惯上经常称之为反相器)、与非 门、或非门、与或非门、异或门、异或非门(也称为同或门)等几种。按开关管的类型分,门 电路包括MOS逻辑门电路和TTL逻辑门电路。 MOS逻辑门电路是在TTL逻辑门电路之后出现的一种广泛应用的数字集成器件。 按照器件结构的不同形式,可以分为NMOS、PMOS和CMOS三种逻辑门电路。由于制 造工艺的不断改进,CMOS电路已成为占主导地位的逻辑器件,其工作速度已经赶上甚 至超过TTL电路,它的功耗和抗干扰能力则远优于TTL电路。因此,几乎所有的超大 规模存储器以及PLD器件都采用CMOS工艺制造,且费用较低。 早期生产的CMOS门电路为4000系列,后来发展为4000B系列,其工作速度较慢, 与TTL不兼容,但它具有功耗低、工作电压范围宽、抗干扰能力强的特点。随后出现了 51 第 3 章 逻辑门电路 高速CMOS 器件74HC 和74HCT 系列。与4000B 系列相比,其工作速度快、带负载能 力强。74HCT 系列与TTL 兼容,可与TTL 器件交换使用。另一种新型CMOS 系列是 74VHC 和74VHCT 系列,其工作速度达到了74HC 和74HCT 系列的两倍。对于54 系 列产品,其引脚编号及逻辑功能与74 系列基本相同,所不同的是54 系列是军用产品,适 用的温度范围更宽,测试和筛选标准更严格。 近年来,随着便携式设备(例如笔记本计算机、数字相机、手机等)的发展,要求使用体 积小、功耗低、电池耗电少的半导体器件,因此先后推出了低电压CMOS 器件74LVC 系 列,以及超低电压CMOS 器件74AUC 系列,并且半导体制造工艺可以使它们的成本更 低、速度更快,同时大多数低电压器件的输入输出电平可以与5V 电源的CMOS 或TTL 电平兼容。不同的CMOS 系列器件对电源电压要求不一样,表3-1所示为几种CMOS 集 成电路的电源电压和电源最大电压额定值。 表3- 1 几种CMOS 电路的电源电压值 类型电源电压/ V 电源最大电压值/ V 4000B 3~18 20 74HC 2~6 7 74HCT 4.5~5.5 7 74LVC 1.2~3.6 6.5 74AUC 0.8~2.7 3.6 CMOS 是数字逻辑电路的主流工艺技术,但CMOS 技术却不适合用在射频和模拟电 路中。因此BiMOS 成为射频系统中用得最多的工艺技术。BiMOS 集成电路结合了BJT 的高速性能和高驱动能力以及CMOS 的高密度、低功耗和低成本等优点,它既可用于数 字集成电路,也可用于模拟集成电路。BiMOS 技术主要用于高性能集成电路的生产。 目前使用的两种双极型数字集成电路是TTL 和ECL 系列。TTL 是应用最早、技术 比较成熟的集成电路,曾被广泛使用。大规模集成电路的发展要求每个逻辑单元电路的 结构简单,并且功耗低。TTL 电路不能满足这个条件,因此逐渐被CMOS 电路取代,退 出其主导地位。由于TTL 技术在整个数字集成电路设计领域中的历史地位和影响,很 多数字系统设计技术仍采用TTL 技术,特别是从小规模到中规模数字系统的集成,因此 推出了新型的低功耗和高速TTL 器件,这种新型的TTL 使用肖特基势垒二极管(BSD), 以避免BJT 工作在饱和状态,从而可以提高工作速度。 最早的TTL 门电路是74 系列。后来出现了改进型的74H 系列,其工作速度提高 了,但功耗却增加了。而74L 系列的功耗降低了很多,但工作速度也降低了。为了解决 功耗和速度之间的矛盾,推出了低功耗和高速的74S 系列,它使用肖特基晶体三极管,使 电路的工作速度和功耗均得到改善。之后又生产出74LS 系列,其速度与74 系列相当, 但功耗却降低到74 系列的1/5。74LS 系列广泛应用于中、小规模集成电路。随着集成 电路的发展,生产出进一步改进的74AS 和74ALS 系列。74AS 系列与74S 系列相比,功 耗相当,但速度却提高了两倍。74ALS 系列将74LS 系列的速度和功耗又进一步提高。 52 数字电路与逻辑设计 而74F 系列的速度和功耗介于74AS 和74ALS 之间,广泛应用于速度要求较高的TTL 逻辑电路。 ECL 也是一种双极型数字集成电路,其基本器件是差分对管。在饱和型的TTL 电 路中,晶体三极管作为开关在饱和区和截止区切换,其退出饱和区需要的时间较长。而 ECL 电路中晶体三极管不工作在饱和区,因此工作速度较高。但ECL 器件功耗比较高, 不适合制成大规模集成电路,因此不像CMOS 或TTL 系列被广泛使用。ECL 电路主要 用于高速或超高速数字系统或设备中。 砷化镓是继锗和硅之后发展起来的新一代半导体材料。由于砷化镓器件中载流子的 迁移率非常高,因而其工作速度比硅器件快得多,并且具有功耗低和抗辐射的特点,已成 为光纤通信、移动通信以及全球定位系统等应用的首选电路。 3.1.2 MOS 管的开关特性 MOS 管具有集成度高、输入阻抗高、功耗低、工艺简单且没有电荷存储效应等优点, 在数字电路中具有后来者居上的地位;主要缺点是工作速度稍慢。与NPN 半导体三极 管类似,MOS 管的伏安特性曲线可以分为三个工作区域:非饱和区(可变电阻区)、截止 区和饱和区(恒流区)。图3-1(a)为N沟道增强型MOS 管构成的开关电路,其实是 NMOS 管构成的反相器。其中,vI=vGS,vDS,-b) vo=VT 为开启电压。图31(为NMOS 管的输出特性曲线,其中斜线为直流负载线。 图3- 1 MOS 管开关电路及其输出特性曲线 当vI<VT 时,MOS 管处于截止状态,0,输出电压v。此时器件不损耗功率。 iD=o=VDD 当vI>VT 并且比较大,使得vDS>vGS-VT 时,MOS 管工作在饱和区。随着vI 增 加,vDS 随之下降,MOS 管最后工作在可变电阻区。从特性曲线的可变电阻区可 iD 增加, 以看到,当vGS 一定时,D、S之间可近似等效为线性电阻。vGS 越大,输出特性曲线越倾斜, 等效电阻越小。此时MOS 管可以看成是一个受vGS 控制的可变电阻。vGS 的取值足够大 时,使得Rd 远远大于D、S之间的等效电阻时,电路输出为低电平。 第 3 章 逻辑门电路 53 由此可见,MOS 管相当于一个由vGS 控制的无触点开关,当输入为低电平时,MOS 管截止,相当于开关“断开”,输出为高电平,其等效电路如图3-2(a)所示;当输入为高电平 时,MOS 管工作在可变电阻区,相当于开关“闭合”,输出为低电平,其等效电路如图3-2(b) 所示。图中Ron为MOS 管导通时的等效电阻,约在1kΩ 以内。 在图3-1(a)所示MOS 管的开关电路的输入端,加一个理想的脉冲波形,如图3-3(a) 所示。 图3- 2 MOS 管的开关等效电路图3- 3 MOS 管的开关电路波形 由于MOS 管中栅极与衬底之间的电容CGB 、漏极与衬底间的电容CDB 、栅极与漏极 间的电容CGD 以及导通电阻等的存在,使其在导通和闭合两种状态之间转换时不可避免 地会受到电容充、放电过程的影响。输出电压vO 的波形已不是和输入一样的理想脉冲, 上升沿和下降沿都变得缓慢了,而且输出电压的变化滞后于输入电压的变化。 3.1.3 CMOS 反相器和传输门 由于CMOS 电路中巧妙地利用了N沟道增强型MOS 管和P沟道增强型MOS 管特 性的互补性,因而不仅电路结构简单,而且在电气特性上也有突出的优点。正因为如此, CMOS 电路的制作工艺在数字集成电路中得到了广泛的 应用。 在CMOS 逻辑电路中,反相器(非门)和传输门是最基本 的两种电路单元。各种逻辑功能门电路和很多更加复杂的逻 辑电路都是在这两种单元的基础上组合而成的。 1.CMOS 反相器 图3-4是CMOS 反相器的电路结构图。由该图可见,它 由一个N沟道增强型MOS 管TN 和一个P沟道增强型MOS 管TP 组成,两管的栅极相连作为输入端,P沟道管的源极接 至电源的正端,N沟道管的源极接至电源的公共端(电源的负图3- 4 CMOS 反相器 54 数字电路与逻辑设计 端), 两管的漏极相连作为输出端。按照图中标明的电压与电流方向,vI=vGSN,vO= vDSN,并设iDN=iDP=iD。为了使电路正常工作,要求电源电压VDD 大于两只MOS 管的开 启电压的绝对值之和,即VDD>(VTP|)。 VTN+| 假定电源电压VDD 为+5V,输入信号的高电平VIH 等于5V,低电平VIL=0V,并且 VDD 大于TN 的开启电压VTN 和TP 开启电压VTP 的绝对值之和。当输入为低电平VIL=0 时,TN 的vGS=0,所以TN 截止;而TP 的vGS=-VDD,所以TP 导通。由于TN 的截止电 阻远大于TP 的导通电阻,所以反相器的等效电路可以用图3-5(a)表示,故输出为高电平 VOH=VDD 。 图3- 5 反相器的开关等效特性 当输入为高电平VIH=VDD 时,TP 的vGS=0,TP 截止;而TN 的vGS=VDD,TN 导通。 这时反相器的等效电路可以画成图3-5(b)的形式,故输出为低电平VOL=0。 从图3-5的等效电路可以看到,无论输入是高电平还是低电平,TN 和TP 当中总有一 个处于导通状态而另一个处于截止状态,因此称这种电路结构为互补输出结构。而且不 管输入是高电平还是低电平,同时流过TN 和TP 的电流iD 始终近似等于0。这是CMOS 电路最大的一个优点。当然,实际的MOS 管截止内阻不会是无穷大,0,但它的数值极小,所以在分析输出的高、低电平时可以忽略不计。 iD 也不绝对等于 CMOS 反相器电压传输特性是指其输出电压vO 随输入电压vI 变化所得到的曲线, 如图3-6(所示。电流传输特性是指漏极电流iD 随输入电压vI 变化的曲线, -6(b) a) 如图3 所示,图中VDD=5V,VTN=|VTP|=VT=1V 。根据TN 和TP 两管工作原理的不同,可将 传输特性曲线分为五段。在传输特性曲线的AB 段或EF 段,根据CMOS 反相器的两种 极限情况分析可知,不论输出为高电平或是低电平,总有一只MOS 管工作在截止区,因 此流过两管的电流接近于零值。 在BC 段或DE 段,TN 和TP 两管中总有一个工作在饱和区,另一个工作在可变电阻 区。此时输出电流比较大,传输特性变化比较快,两管在vI=VDD/2处转换状态。 在CD 段,由于TN 和TP 两管均工作在饱和区,此时vI=VDD/2,电流iD 达到最大 值。在两管均导通的过渡区域,由于电流较大,因而产生较大的功耗。使用时应避免使两 管长时间工作在此区域,以防止功耗过大而损坏。 当VTN<vI<VDD-|VTP|时,TN 和TP 两管同时导通。考虑到电路是互补对称的,一 个器件可将另一个器件视为它的漏极负载。还应注意到,器件在饱和区呈现恒流特性,两 第 3 章 逻辑门电路 55 图3- 6 CMOS 反相器的电压和电流传输特性 管之一可当作高阻值的负载。因此,在过渡区域,传输特性变化比较急剧。两管在vI= VDD/2处转换状态。 2.CMOS 传输门 CMOS 传输门是由一个N沟道增强型MOS 管和一个P沟道增强型MOS 管接成的 双向开关,如图3-7(a)所示。它的开关状态由加在 P 和 N 的控制信号决定。图3-7(b) 是它的逻辑符号。当P=0V 且 N =VDD 时,两个MOS 管均为导通状态,A— B 间呈低导 通电阻(可以达到10Ω 以内), 这样A— B 间相当于开关接通。反之,若 P =VDD 、 N = 0V,则两只MOS 管同时截止,A— B 间相当于开关断开。 图3- 7 CMOS 传输门 3.1.4 CMOS 与非门、或非门和异或门 在反相器的基础上,通过在反相器上并联或串联而附加一些MOS 管,就很容易构成 与非门和或非门了。图3-8是与非门的电路结构和逻辑符号。 由图3-8(a)可见: 当A=B=0时,T1 和T2 截止,T3 和T4 导通,L=1。 当A=0、B=1时,T1 截止,T3 导通,L=1。 56 数字电路与逻辑设计 图3- 8 CMOS 与非门 当A=1、B=0时,T2 截止,T4 导通,L=1。 当A=B=1时,T1 和T2 导通,T3 和T4 截止,L=0。 因此, L 和A、 B 之间为与非关系,即L=AB 。 图3-9是或非门的电路结构。由该图可见,只要A、 B 当中有一个是1, L 就等于0, 只有A、 B 同时为0时, L 才等于1。因此, L 和A、 B 间为或非关系,即L=A+B。 图3- 9 CMOS 或非门 CMOS 异或门电路如图3-10 所示。它由一级或非门和一级与或非门组成。或非门 的输出为X=A+B,而与或非门的输出 L 则为输入A、 B 的异或,即: A.. L=AB+X=AB+A+B=AB+..B=A.. B 3.1.5 CMOS 漏极开路门电路和三态输出门电路 在CMOS 门电路的输出结构中,除了已经讲过的互补输出结构以外,还有漏极开路 输出结构和三态输出结构。下面分别讨论。 第 3 章 逻辑门电路 57 图3-10 CMOS 异或门 1.CMOS 漏极开路门电路—OD 门 (1)电路及逻辑符号。 漏极开路输出结构的门电路又称为OD 门。所谓漏极开路是指CMOS 门输出电路 只有NMOS 管,并且它的漏极是开路的。图3-11 是漏极开路输出与非门的电路结构和 逻辑符号。从它的输出端看进去是一只漏极开路的MOS 管。这里用与非门逻辑符号里 面的菱形标记表示它是漏极开路输出结构,同时用菱形下面的短横线表示当输入为低电 平时输出端的MOS 管是导通的,门电路的输出电阻为低电阻。 图3-11 漏极开路(OD)与非门电路及其逻辑符号 (2)OD 门的典型应用。 OD 门在计算机中应用很广泛,它可实现“线与”逻辑、总线传输及逻辑电平的转换 等。下面分别加以说明。 ①实现“线与”逻辑。 漏极开路输出门电路的一个特有功能是可以将它们的输出端直接相连,实现输出信 号之间的逻辑与运算,图3-12(a)为电路接线图,图3-12(b)为电路逻辑图。我们把这种 连接方式称为“线与”(WireAnd)。由图中可以看出,只有在Y1 和Y2 同时为高电平时 L 才等于1,因此 L 和Y1、Y2 之间是与逻辑关系,即 58 数字电路与逻辑设计 L=Y1Y2=ABCD 在使用这一类门电路时,需要在输出端与电源之间外接一个上拉电阻RP,如图3-12(a) 所示。只要RP 的阻值远远小于Y1 或Y2 的截止电阻ROFF,而又远远大于Y1 和Y2 的导 通电阻RON,则输出的高、低电平将近似为VOH=VDD 、VOL=0。 图3-12 漏极开路与非门“线与”电路及其逻辑符号 下面讨论一下RP 阻值的计算方法。若将 n 个OD 门接成“线与”结构,并考虑存在 负载电流IL 的情况下,电路将如图3-13 所示。 图3-13 计算RP 取值范围所用的电路 由图3-13(a)可见,当输出为高电平VOH 时,所有OD 门输出端的MOS 管全都处于截 止状态。这些OD 门输出管的漏电流IOH 和负载电流IL 同时流过RP,并在RP 上产生压 降。为保证输出电压高于要求的VOH 值,RP 的阻值不能太大,必须满足: 第 3 章 逻辑门电路 59 n 由此即可得RP 的最大允许值RP(x) 。 vO=VDD-(IOH +|IL|)RP≥VOH VDDn=RP(x) 因为输出为高电平时负载电流IL 是OD 门流出的,和图3-13(a)箭头所标示的规定 正方向相反,所以应取其绝对值代入式(3-1)计算。 在输出为低电平VOL 的情况下,当只有一个OD 门的输出管导通时,负载电流IL 和 流过RP 的电流将全部流入这个MOS 管,如图3-13(b)所示。为了保证流入这个导通 OD 门的电流不超过允许的低电平输出电流最大值IOL(max),RP 的阻值不能太小,必须 满足: RP≤(-VOH)/((ma) IOH +|IL|)ma(31) IL+(VOL)/RP≤IOL(x) VDD-ma 由此得到RP 的最小允许值 : RP≥(-VOL)/(IL)(3-2) 例3- 1 计算图3-14 所示电路中OD 门外接上拉电阻RP 取值的允许范围。已知 VDD=5V,OD 门G1~G3 输出端MOS 管截止时的漏电 流IOH =5μA,导通时允许流入的最大负载电流为 IOL(max)=4mA 。负载G4~G7 是四个反相器,它们的高 电平输入电流为IIH=1μA,低电平输入电流为IIL= -1μA(从输入端流出)。要求输出的高、低电平满足 VOH≥4.VOL≤0. VDDIOL(max)-=RP(min) 4V,2V 。 解:根据式(3-1)得到 : x)=(n RP(maVDD-VOH)/(IOH +|IL|) 4)/(6) 6kΩ =(5-4.3×5×106+4×10Ω =31.图3-14 例3-1的电路图 根据式(3-2)又可得到: RP(mn)=(IOL(x) iVDD-VOL)/(maIL) -3 2)/( =1. =(5-0.4×10-4×106)Ω 2kΩ 故得到RP 允许的取值范围为1.6kΩ 。 2kΩ≤RP≤31. 注意,这种“线与”连接方法不能用于普通的互补输出门电路。以图3-15 中的两个互 补输出的与非门为例,假定与非门G1 的两个输入为低电平,而与非门G2 的两个输入为 高电平,则G1 的T3 和T4 导通,T1 和T2 截止,而G2 的T7 和T8 截止,T5 和T6 导通。 如果将G1 和G2 的输出端相连,则由于T3、T4、T5 和T6 都处于低内阻的导通状态,流过 它们的电流IL 将远远超过正常工作状态下的允许值。因此,不能将它们的输出端并联 使用。 ②实现总线传输。 漏极开路输出的门电路还可以用于接成总线结构的系统。例如在图3-16 中,三个漏 极开路输出的与非门输出端接到了同一条总线上。只要任何时候B1、B2 和B3 当中只有 ...... 一个为1,就可以在同一条总线上传送相应的信号A1、A2 和A3。 60 数字电路与逻辑设计 图3-15 两个互补输出与非门输出并联情况 ③实现逻辑电平的转换。 此外,利用漏极开路输出的门电路还能很方便地实现输入信号逻辑电平与输出信号 逻辑电平的变换。由图3-16 可知,输出的高电平VOH=VDD 。这个VDD 值可以不等于输 入信号的高电平VIH 。我们完全可以根据对输出高电平的要求选定这个VDD 值。 ④驱动发光二极管。 通常数字逻辑电路要外接指示电路。图3-17 所示为OD 与非门驱动发光二极管D 的接口电路,当OD 与非门输出低电平时,有较大的电流从VCC 经电阻 R 和发光二极管D 到OD 门输出端,发光二极管D导通发亮。当OD 与非门输出高电平时,就不足以使二极 管D发亮的电流流过,发光二极管就变暗。 图3-16 利用漏极开路输出门接成总线结构图3-17 驱动发光二极管的接口电路 2. 三态(TSL)输出的门电路 三态门是一种计算机广泛使用的特殊门电路。它有三种输出状态:高电平VOH 、低 61 第 3 章 逻辑门电路 电平VOL 和高阻抗状态。其中VOH 和VOL 为工作态,高阻抗状态为禁止态。 注意:三态门不是具有三个逻辑值,在工作状态下,它的输出可为逻辑“1”和逻辑 “0”;在禁止态下,输出高阻表示输出端悬浮,此时该门电路与其他门电路无关,因此不是 一个逻辑值。 图3-18(a)所示为高电平使能的三态输出缓冲电路,其中 A 是输入端, L 是输出端, EN 是控制信号输入端,也称使能端。图3-18(b)是它的逻辑符号。 图3-18 三态输出门电路及其逻辑符号 由图可见,当控制端EN =1时,如果A=0,则B=1,C=1,使得T1 导通,T2 截止, 输出端L=0;如果A=1,则B=0,C=0,使得T1 截止,T2 导通,输出端L=1。 当控制端EN =0时,不论 A 的取值为何,都使得B=1,C=0,则T1 和T2 均截止, 电路的输出端出现开路,既不是低电平,又不是高电平,这就是第三种状态———高阻工作 状态。 其他逻辑功能的门电路(如与非门、或非门等)也可以在输出端接入三态输出反相器, 组成三态输出结构的门电路。 三态输出的门电路广泛地用于采用总线连接的数字系统中。例如在图3-19 的总线 结构电路中,只要轮流地令EN1、EN2 和EN3 为1,就可以用同一根总线(bus)轮流传送 A、B、 C 三个数字信号。 图3-19 用三态输出门实现总线连接 3.1.6 CMOS 门电路的电气特性和参数 当选用各种数字集成电路器件组成所需要的数字电路时,不仅需要知道这些器件的 逻辑功能,还需要了解它们的电气特性。只有这样,才能正确地处理这些集成电路之间以 及它们和外围其他电路之间的连接问题。 1. 直流电气特性和参数 所谓直流电气特性(也称静态特性)是指电路处于稳定工作状态下的电压和电流特 62 数字电路与逻辑设计 性,通常用一系列电气参数来描述。对于不同系列产品,这些电气参数的具体数值也不相 同,可查阅附录B。下面以74HC 系列CMOS 集成电路为例,说明这些参数的物理意义。 (1)输入高电平VIH 和输入低电平VIL 。 由图3-6中的CMOS 反相器的电压传输特性上可以看到,在保证输出电平基本不变 的情况下,允许输入高、低电平有一定范围的变化。因此,在指定的电源电压下,都给出输 入高电平的最小值VIH(min)和输入低电平的最大值VIL(max)。在电源电压VDD 为+5V 时, 74HC 系列集成电路的VIH(i5V,max)约为1. n)约为3.VIL(5V 。 (2)输出高电平VOH和输(m) 出低电平VOL 。 VOH 和VOL 同样也各有一个允许的数值范围,所以同样也给出输出高电平的最小值 VOH(min)和输出低电平的最大值VOL(x)。在+5V 电源电压下,74HC 系列CMOS 集成电路 的VOH(n)约为3.输出端接TTL(m) 负载),(a) x)约为0.输出端接TTL 负载)。 i84V( VOL(ma33V( (3)(m) 噪声容限VNH 和VNL 。 在将两个门电路互相连接使用时,前面一个门电路的输出即为后面一个门电路的输 入信号,如图3-20 所示。由于G1 输出高电平的下限值VOH(min)高于G2 输入电压高电平 下限值VIH(min),所以允许在高电平输入信号上叠加一定限度内的噪声电压,并称这个允 许的限度为高电平噪声容限VNH 。由图3-20 可知: VNH =VOH(min)-VIH(min) (3-3) 图3-20 CMOS 电路的输入、输出电平和噪声容限 同理,定义低电平噪声容限为: VNL=VIL(max)-VOL(max) (3-4) 在图3-20 给定的高、低电平情况下,可以算出74HC 系列门电路的噪声容限为: VNH =3.5=34V 84-3.0. VNL=5-0.1. 1.33=17V 第 3 章 逻辑门电路 63 2. 开关电气特性和参数 开关电气特性也称作动态特性,是指电路在状态转换过程中的电压和电流特性。用 于描述开关特性的重要参数如下。 (1)传输延迟时间tpd(propagationdelay)。 图3-21(a)所示为由保护电路和MOS 管构成的CMOS 反相器。由于MOS 管开关 状态的转换不是瞬间完成的,而且输出端又存在着负载电容CL,所以当输入电压突变时, 输出电压的变化要比输入电压的变化延迟一段时间,如图3-21(b)所示。考虑到输入电 压和输出电压的变化都不可能是理想的突变,需要经历一段上升时间或下降时间,所以便 于计算起见,取输出波形下降沿和上升沿的中点与对应的输入波形对应沿中点之间的时 间间隔,分别用tPLH 和tPHL 表示。 图3-21 CMOS 门电路传输延迟时间 在CMOS 门电路中,输出电压由高电平变为低电平时的传输延迟时间tPHL 和由低电 平变为高电平时的传输延迟时间tPLH 相近,所以通常只给出一个tpd参数。在tPHL 与tPLH 不相等时,tpd通常标示二者的平均值。此外,不仅是反相器,在所有各种门电路中都存在 着传输延时的问题。传输延迟时间的大小与门电路的负载电容CL 有关,即电容CL 越 大,传输延迟时间将越长,而且输出电压波形的上升和下降时间也越长。因此,CL 越小, 越有利于减小tpd和改善输出电压波形。然而,在任何实际电路中,CL 总是不可避免地存 在着。CL 不仅包括输出端外接负载电路的电容,还包括门电路内部输出端的电容以及接 线和封装的杂散电容。集成电路器件手册上给出的传输延迟时间都是在规定的CL 条件 下测得的数据。在CL=50pF的条件下,反相器74HC04 的传输延迟时间tpd约为9ns。 (2)功耗。 功耗分为静态功耗和动态功耗。静态功耗指的是当电路的输出没有状态转换时的功 耗,即门电路空载时电源总电流ID 与电源电压VDD 的乘积。CMOS 电路处于稳定状态下 的静态功耗PQ 是非常小的。这是因为无论输出保持在高电平还是低电平,电源电流都 极小。例如74HC04 集成电路中有6个反相器,静态下的电源电流在1μA以下,所以这 时的功耗几乎可以忽略不计。 64 数字电路与逻辑设计 动态功耗指的是电路在输出状态转换时的功耗。CMOS 电路在状态转换过程中产 生的动态功耗要比静态功耗大得多。由图3-21(a)可以看到,在输出电压vO 由低电平跳 变为高电平的过程中,电源电压VDD 经过T2 的导通内阻RON(P)向CL 充电,充电电流流经 RON(P)产生功率损耗。在vO 由高电平跳变为低电平的过程中,电容上的电荷将通过T1 的导通内阻RON(N)放电,放电电流流经RON(N)也产生功率损耗。可以证明,由于CL 充、放 电产生的功耗PL 可用下式计算: CLV2(5) PL=DDf 3 式中, f 为输出电压变化的频率。 此外,在电路的输出电平从高到低或从低到高的转换过程中,输出端的一对MOS 管 会出现短暂时间内同时导通的状态,因而有一个尖峰电流流过两个MOS 管,产生瞬变功 耗PT。PT 的大小和输入保护电路的电路参数、MOS 管的特性以及输入信号频率 f 有 关。在输入信号的变化速度很快(低于规定的上升、下降时间)的情况下,瞬变功耗可近似 用下式计算: PT=V2(3-6) 式中,Cpd称为功耗电容,它的数值由器件手册给出。需要说明的是Cpd并不是一个接在 输出端的实际电容,它只是一个用于计算瞬变功耗的等效参数。 综合以上两部分,就得到了总的动态功耗PD 为: V2( CpdDDf PD=PL+PT=(CL+Cpd)DDf 3-7) 例3-已知CMOS 反相器的电源电压VDD=静态电源电流IDD=2μA, 2 5V, 0.负载 电容CL=100pF,功耗电容Cpd=20pF,输入信号频率f=500kHz,试求反相器的动态功 耗和静态功耗。 解:根据式(3-7)得到动态功耗为: V2 PD=(CL+Cpd)DDf =(100+20)×10-12×52×5×105W =1. 5mW 静态功耗为 : PQ=VDDID =5×0.-6W 2×10 =1μW 可见,与动态功耗PD 相比,静态功耗PQ 可忽略不计 。 (3)输入电容C1。 CMOS 集成电路的输入电容C1 包含了输入级一对MOS 管的栅极电容以及输入保 护电路的接线杂散电容。74HC 系列门电路C1 的典型数值为3pF。当输入信号来自前 一级门电路时,它将成为前一级门电路输出端的一个负载电容。 3. 扇入数与扇出数 门电路的扇入数取决于它的输入端的个数,例如一个3输入端与非门,其扇入数N1=3。 门电路的扇出数是指其在正常工作情况下,所能带同类门电路的最大数目。扇出数 的计算要稍复杂些,这时要考虑两种情况,一种是负载电流从驱动门流向外电路,称为拉 第 3 章 逻辑门电路 65 电流负载;另一种是负载电流从外电路流入驱动门,称为灌电流负载。“拉”与“灌”形象地 表明了负载的性质,下面分别予以介绍。 (1)拉电流工作情况图。 图3-22(a)所示为拉电流负载的情况,图中左边为驱动门,右边为负载门,负载门的输 入电流为IIH 。当负载门的个数增加时,总的拉电流将增加,会引起输出高电压的降低。 但不得低于输出高电平的下限值,这就限制了负载门的个数。这样,输出为高电平时的扇 出数可表示如下: IOH(驱动门) N OH = IIH(负载门) (3-8) 图3-22 计算扇出数的两种情况 (2)灌电流工作情况图。 图3-22(b)所示为灌电流负载的情况,当驱动门的输出端为低电平时,负载电流IOL 流入驱动门,它是负载门输入端电流IIL 之和。当负载门的个数增加时,总的灌电流IOL 将增加,同时也将引起输出低电压VOL 的升高。当输出为低电平并且保证不超过输出低 电平的上限值时,驱动门所能驱动同类门的个数由下式决定: IOL(驱动门)( N OL= IIL(负载门) 3-9) 一般在逻辑器件的手册中并不给出扇出数,而必须用计算或实验的方法求得,并注意 在设计时留有余地,以保证数字电路或系统能正常地运行。在实际的工程设计中,如果输 出高电平电流IOH 与输出低电平电流IOL 不相等,则NOL≠NOH,常取二者中的最小值。 对于CMOS 门电路扇出数的计算分两种情况,一种是带CMOS 负载,另一种是带 TTL 负载。负载类型不同,数据手册中给出的输出高电平电流IOH 或者输出低电平电流 IOL 也不同。当所带负载为CMOS 电路时,根据数据手册,查得74HC/74HCT 的输出电 IOL=20μA, 1μA, 流IOH=-20μA,输入电流IIH=IIL=-1μA。数据前的负号表示电流 从器件流出,反之表示电流流入器件,计算时只取绝对值。所以NOH=NOL=20μA/ 1μA=20,即最多可接同类型电路的输入端数为20 个。 9V 。如果允许其 上述CMOS 扇出数的计算是保证CMOS 驱动门的高电平输出为4. 高电平输出降至TTL 门的逻辑电平3.低电平亦然), 4mA 和 84V( 则IOH 和IOL 分别为 4mA,此时计算出的扇出数为4000,实际不可能达到这么大的数,因为CMOS 门的输入 66 数字电路与逻辑设计 电容比较大,电容的充放电电流不能忽略。 74HCT系列与TTL兼容,如果CMOS所带负载为74LS系列的TTL门电路,此时 IOH=IOL=而IIH=02mA,0.根据式(38)可计算高电平输出时的扇 出数: 4mA, 0.IIL=4mA, IOH 4mA NOH= IIH =0.200 02mA = 根据式(3-9)可计算低电平输出时的扇出数 : IOL 4mA NOL= IIL =0.10 4mA = 因此,根据上述两种情况的计算,取数值小的为扇出数,即CMOS最多可接10个 74LS系列TTL门电路的输入端。这里考虑每个负载门只有一个输入端与驱动门相接, 如果每个负载门有两个以上的输入端接入驱动门,则扇出数实为输入端数目。 值得指出的是,当负载为CMOS逻辑门时,其输入电容不能忽略。驱动门为高电平 时,会向负载门的输入电容充电;而驱动门为低电平时,充电的电容会通过驱动门输出电 阻放电。因此,增加负载门数量将导致总电容值的增加,致使充、放电时间增加,从而影响 门电路的开关速度。 4.各种系列CMOS数字集成电路的性能比较 到目前为止,各国生产的CMOS数字集成电路已有4000系列、HC/HCT系列、 AHC/AHCT系列、LVC系列和ALVC系列等定型产品,其中4000系列是最早投放市 场的CMOS数字集成电路定型产品。由于当时生产工艺水平的限制,虽然它的工作电压 范围比较宽(3~18V),但存在着传输延迟时间长(60~100ns)、负载能力弱的缺点。例如 工作在5V的电源电压下时,允许的高电平输出电流和低电平输出电流的最大值只有 5mA 。因此,现在已经很少使用4000系列产品了。 HC/HCT系列是高速CMOS逻辑(High-spedCMOSLogic)系列的简称。经过改 进制造工艺生产的HC/HCT系列产品大大缩短了传输延迟时间,同时也提高了负载能 力。当电源电压为5V时,HC/HCT系列的传输延迟时间约为10ns,几乎是4000系列的 十分之一;输出高、低电平时的最大负载电流达4mA 。 HC系列和HCT系列的区别在于,HC系列的工作电压范围较宽(2~6V),但它的输 入、输出电平和负载能力不能和下面将要介绍的TTL电路完全兼容,所以适于用在单纯 由CMOS器件组成的系统中。而HCT系列一般仅工作在5V电源电压下,在输入、输出 电平以及负载能力上均可与TTL电路兼容,所以适于用在CMOS与TTL混合的系 统中。 AHC/AHCT系列是改进的高速CMOS逻辑(AdvancedHC/HCTLogic)系列的简 称。通过进一步改进生产工艺,AHC/AHCT系列在电气性能上又有了进一步提高。它 的传输延迟时间约为HC/HCT系列的三分之一,而负载能力提高了一倍。 LVC系列是低压CMOS逻辑(Low-VoltageCMOSLogic)系列的简称。LVC系列 不仅能在很低的电源电压(1.~6V)下工作,而且传输延迟时间非常短(在5V的极限 0. 653. 电源电压下仅为3.8ns),还可提供高达24mA的输出驱动电流。此外,LVC系列还提供 第 3 章 逻辑门电路 67 了多种用于3.3~5V 逻辑电平转换的器件。 ALVC 系列是改进的LVC 逻辑(AdvancedLow-VoltageCMOSLogic)系列的简称。 它在电气性能上比LVC 系列更加优越。LVC 和ALVC 系列是目前CMOS 电路中最新 也是性能最好的产品,可以满足当今一些最先进的高性能数字系列设计的需要。 在诸多系列的CMOS 电路产品中,只要产品型号最后的数字相同,它们的逻辑功能 就是一样的。例如74/54HC00 、74/54HCT00 、74/54AHCT00 、74/54LVC00 和74/ 54ALVC00 的逻辑功能是一样的,它们都是4-2输入与非门,即内部有四个两输入端的与 非门。但是,它们的电气性能和参数就大不相同了。54HC00 和74HC00 仅在允许的工 作环境温度范围上有所区别,其他方面(逻辑功能、主要的电气参数、外形封装和引脚排列 等)完全相同。54HC 系列的工作环境温度范围为-55℃~125℃,而74HC 系列的工作 环境温度为-40℃~85℃ 。 2 TTL 逻辑门电路 3. TTL 逻辑门电路由若干三极管和电阻组成。这种门电路于20 世纪60 年代问世,随 后经过电路结构和工艺方面的改进,至今仍广泛应用于各种数字电路或系统中。TTL 电 路的基本环节是带电阻负载的三极管反相器(非门), 为了改善它的开关速度和其他性能, 往往还需要增加其他元器件。 3.2.1 三极管的开关特性 在数字电路中,晶体三极管和二极管一样也常作为开关使用。在模拟电路中已介绍 了三极管的伏安曲线可分为三个工作区域:放大区、截止区和饱和区。对应这三个工作 区域,三极管具有放大、截止和饱和三种工作状态。在模拟电路中,三极管主要工作于放 大状态;在数字电路中,三极管作为开关元件,主要工作于截止和饱和这两种状态,而放大 状态只是三极管从一种稳定状态向另一种状态转换的过渡状态。这就要求三极管要有良 好的稳定开关特性、接通(饱和状态)和断开(截止状态)特性,以及良好的瞬态开关特性 (经过放大区)。图3-23 给出了NPN 型硅三极管的开关等效电路。 当输入电平是负值即VBE<0 时,其发射结反向偏置,集电结也反向偏置, VBC<0, 三 极管截止。这时只有少数载流子形成极小的漂移电流,若将它们忽略,基极电路IB≈0, 集电极电路IC≈0,由于集电极电阻RC 上无压降,输出电压VCE=VCC 。此时,C-E间导 通电阻很大,相当于开关断开。这种状态称为三极管的截止状态,也称为“关态”。即使输 入电压vI>0,但只要不超过死区电压Vr,三极管仍然处于截止状态。 如果输入电压vI升高,使vI>0.2V), 三极管处于 5V(锗管为0.即超过死区电压Vr, 放大状态。此时基极电路IB>0,集电极电路IC=βIB,C-E间导通电阻相当于一个受IB 控制的电流源的内阻。三极管导通后,发射结正向压降钳位VBE=7V( 3V), 0.锗管为0. 输出电压VCE=VCC-ICRC,其值大于VBE,因此放大状态下的集电结始终反向偏置。 放大区是晶体三极管开关转换时候的过渡状态,从截止到饱和或从饱和到截止,工作 点迅速沿着负载线转移。晶体三极管的功耗也主要产生在放大区,转移时间越短,功耗 68 数字电路与逻辑设计 图3-23 三极管的开关等效电路 越低。 三极管导通以后,随着输入电平vI的增大,基极电流IB 和集电极电流IC=βIB 随之 增大,输出电压VCE=VCC-ICRC 不断下降。而当VCE 下降至VBC<0 时,即硅管0.锗 7V 、 管0.发射结仍保持正偏, 此时三极管进入 3V 以下, 集电结则由反向偏置转为正向偏置, 饱和状态。在饱和状态下,C-E间的压降很小( 3V), 。 约0.称为三极管的饱和压降VCES 此时,C-E间导通电阻很小,相当于一个闭合的开关。晶体管饱和压降越小,越接近理想 开关的接通。因此这种状态也称为三极管的“开态”。虽然饱和也是一种导通状态,但此 时集电极饱和电流ICS= VCC-VCES ,它不受IB 控制。 RC 3.2.2 反相器的基本电路 1. 电路结构和工作原理 TTL 门电路的基本结构形式也是反相器。图3-24 中给出了74 系列(也称标准系 列)TTL 反相器的电路结构。这个电路可以划分为输入级、倒相级和输出级三个组成 部分。 输入级由T1 和R1 组成,它为后面的倒相级提供驱动信号。 第 3 章 逻辑门电路 69 倒相级由T2 和R2、R3 组成。当T2 的基 极电流增加时,集电极电流和发射极电流也随 之增加,T2 的发射极电位升高而集电极的电位 下降。可见,由T2 的发射极和集电极输出的信 号具有相反的变化方向,因此把这部分电路称 为倒相级。 由T3、T4 和R4 组成的输出级通常称为推 拉式(push-pul)电路,也称为图腾柱(totempole)电路。其特点是提升开关速度和带负载能 力。如果能够保证输出高电平时T3 导通、T4 截止,而输出低电平时T4 导通、T3 截止,就可 以保证无论输出为高电平还是低电平,电路都 图3-24TTL反相器的基本电路图 具有很低的输出电阻,而且流过T3 和T4 支路的电流基本为零。 TTL电路正常的工作电压规定为5V 。若输入为低电平VIL=0.则电路的工作状 态如图3-25(a)所示。 2V, 图3-25 TTL反相器工作状态分析 这时T1 的发射结(BE结)导通,使T1 的基极电位为VB1=2+0.=9V 。因为只 有在VB1高于T1 的集电结(BC结)开启电压与T2 的发射结开启电压之和(1.以后T2 才能导通,所以这时T2 截止。而要想使T4 导通,1V), 4V) T2 0.70. VB1需要大于T1 的BC结开启电压、 的BE结开启电压和T4 的BE结开启电压之和(2.因此T4 也处于截止状态。与此 同时,T3 工作在导通状态,故输出为高电平VOH 。图3-25(a)中的虚线箭头表示实际的电 流方向。在输出电流IOH=-0.因为实际电流的方向与规定的IOH正方向相反, 4mA( 以写作-0.时,T3 的BE结和D均处于导通状态。设T3 的BE结和D的导通压降(所) 4mA) 均为0.则得到: 7V, 如果忽略VR2,则得到: VOH=VCC-VR2-VBE3-VD VOH=VCC-VD=-70.=6V VBE3-50.-73.