第第第第第第第第第第第55555555555章章章章章章章章章章章半半半半半半半半半半半导导导导导导导导导导导体体体体体体体体体体体存存存存存存存存存存存储储储储储储储储储储储器器器器器器器器器器器 5.1填空题 1.半导体存储器主要分为( RAM )和( ROM )两类。其中,需要后备电源的是 ( ROM )。 1.1.解:详见主教材5.1节和5.2节。 2.半导体存储器中,需要定时刷新的是( DRAM ) 。 解:详见主教材5.1节 。 1. - 3.图5-1中,74LS138译码器的( Y )输出端会输出低电平。 解:由图5-1知,与非门输出端Y1=或非门输出端Y2=1,或门输出端Y3=1,故根据0,(6) 74LS138真值表,(-) 6 输出0。 Y 4.根据图5-2中给出的SRAM芯片引脚,可判断出它的容量是(8KB )。 图5- 1 题3的译码电路图5- 2 RAM 存储器芯片引脚 解:由图5-2知,该SRAM芯片有13位地址信号,可寻址213=8K个单元;有8位数据 信号,表示芯片上每单元存放8位二进制数。 5.可用紫外线擦除信息的可编程只读存储器的英文缩写是(EPROM ) 。 解:详见主教材5.2节 。 1. 6.已知某微机内存系统由主存和一级Cache组成,Cache的存取时间为10ns,其平均命中 率为90%,而主存的存取时间为100ns,则该微机内存系统的平均存取速度约为(19 )ns。 解:Cache存储系统的平均存取时间 微型计算机原理与接口技术题解及实验指导(第5版) =Cache的存取时间×命中率+主存的存取时间×不命中率 图5-3题8的译码电路 =10×0.119(ns)。 9+100×0.= 7. 采用容量为64K×1b 的DRAM 芯片构成地址为00000H~7FFFFH 的内存,需要的 芯片数为(64 片)。 解:由给定地址范围得,要构成的内存容量为512KB 。由此可计算出需要的芯片数量。 8. 对图5-3所示的译码电路,74LS138 译码器的输出端Y0、Y3、Y5 和Y7 所决定的内存 地址范围分别是()、()、()、()。 解:由图知,要使该74LS138 译码器工作,必须要有: A19=0,A18=0,A16=0。A15~A13 分别为000 、011 、101 、 111 。因A17 没有接入,故输出端所连接的每个芯片都占有 两个地址范围。 Y0#:00000H~01FFFH 和20000H~21FFFH Y3#:06000H~07FFFH 和26000H~27FFFH Y5#:0A000H~0BFFFH 和2A000H~2BFFFH Y7#:0E000H~0FFFFH 和2E000H~2FFFFH 9. 用户自己购买内存条进行内存扩展,是在进行( 位)扩展。 解:内存条是将若干每单元字长不足8位、但单元个数满足要求的存储芯片组合在一起。 5.简答题 2 1. 简述RAM 和ROM 各有何特点?SRAM 和DRAM 各有何特点? 解:理论上ROM 在正常工作时只能读出,不能写入。RAM 则可读可写。掉电后,ROM 中的内容不会丢失,RAM 中的内容会丢失。SRAM 称为静态随机存取存储器,相对于 DRAM,其主要特点是在通电条件下存储的信息很稳定,外围控制电路较简单。DRAM 称为 动态随机存取存储器,其存储元主要有电容构成。由于电容存在泄漏,故需要定时刷新。 2. 说明Flash芯片的特点。 解:Flash属于EEPROM 型芯片,与普通EEPROM 芯片一样,也有读出、写入和擦除 3种工作方式。与普通EEPROM 不同的是,它通过向内部状态寄存器写入命令来控制芯 片的工作方式,并根据状态寄存器的状态来决定相应的操作。 3. 设某微型机内存RAM 区的容量为128KB,若用2164A 芯片构成这样的内存,需多 少片2164A? 至少需多少根地址线? 其中多少根用于片内寻址,多少根用于片选译码? 解:(1)每个2164A 芯片的容量为64K×1b,共需128/64×8=16 片。 (2)128KB 容量需要地址线17 根。 (3)16 根地址线用于片内寻址。该16 位地址信号通过二选一多路器连到2164 芯片, 分时传送高位地址与低位地址。 (4)1根地址线用于片选译码。 4. 什么是Cache? 它能够极大地提高计算机的处理能力是基于什么原理? 解:Cache是位于CPU 与主存之间的高速小容量存储器。它的存在是基于程序访问 的局部性原理。 第5章半导体存储器 5. 如何解决Cache 与主存数据的一致性问题? 解:Cache 与主存数据的一致性主要涉及写Cache 操作。利用写穿式访问Cache 可以 直接保证Cache 与主存数据的一致性。采用写更新( 写回) 方式, 是在需要替换时将修改过 的Cache 块内容写回到主存。 可以通过设置“ 修改位” 来保证数据的一致性。当Cache 中的某块内容被修改时,“ 修改 位” 置1, 否则为0。在该块内容需要被替换时, 若对应的“ 修改位” 为1, 则需要先将该块内 容写回到主存, 再将主存中新的内容调入该块。 6. 什么是存储器系统?Cache 存储器系统的设计目标是什么? 解: 存储器系统的概念是: 将两个或两个以上在速度、容量、价格等各方面都不相同的 存储器, 用软件、硬件或软硬件相结合的方法连接成为一个系统, 并使构成的存储器系统的 速度接近于其中速度较快的那个存储器, 容量接近于较大的那个存储器, 而单位容量的价格 接近于最便宜的那个存储器。存储器系统的性能, 特别是它的存取速度和存储容量关系着 整个计算机系统的优劣。 高速缓冲存储器系统的主要设计目标是提升内存的存取速度。 5.设计题 3 1. 利用全地址译码将1 片6264 芯片接到8088 系统总线上, 使其所占地址范围为 32000H~ 33FFFH 。 解: 将地址范围展开成二进制形式为: ........ ................ 00110010000000000000 00110011111111111111 .. .. .. .. ~ .. .. .. .. .. .. .. .. 6264 芯片的容量为8K×8b , 需要13 根地址线A0~ A12 ( 见上图中虚线框内的部分)。由 因此剩余的高7 位地址都应作为芯片的译码信号。译码电路如图54 所示。 于为全地址译码, - 图5- 4 题1的译码电路 30 微型计算机原理与接口技术题解及实验指导(第5版) 2.某8086系统要用EPROM2764和SRAM6264芯片组成16KB的内存,其中,ROM 地址范围为FE000H~FFFFFH,RAM 地址范围为F0000H~F1FFFH。用74LS138译码 器设计该存储电路。 解:连接图如图5-5所示。 3.现有两片6116芯片,所占地址范围为61000H~61FFFH,将它们连接到8088系统 中。并编写测试程序,向所有单元输入一个数据,然后再读出与之比较,若出错则显示 “Wrong!”,全部正确则显示“OK!”。 解:连接图如图5-6所示。 图5-5 存储电路连接图图5-6 题3的电路连接图 测试程序如下: DSEG SEGMENT OK DB 'OK!','$' WRONG DB 'Wrong!','$' DSEG ENDS CSEG SEGMENT ASSUME CS:CSEG,DS:DSEG START: MOV AX, 6100H MOV ES, AX MOV DI, 0 MOV CX, 1000H MOV AL, 55H REP STOSB 第5章 半导体存储器 31 MOV DI, 0 MOV CX, 1000H REPZ SCASB JZ DIS_OK LEA DX, WRONG MOV AH, 9 INT 21H JMP STOP DIS_OK: LEA DX, OK MOV AH, 9 INT 21H STOP: MOV AH,4CH INT 21H CSEG ENDS END START 4.某嵌入式系统要使用4K×8b的SRAM 芯片构成32KB的数据存储器。SRAM 芯 片的主要引脚有D0~D7,A0~A11,CE,RD,WR。问: (1)该存储器共需要多少个SRAM 芯片? (2)设计该存储器电路,存储器的地址范围为0000H~7FFFH。 解:由题知,该SRAM 芯片容量为4KB,要构成32KB的数据存储器,需要8片这样的 SRAM。 根据给定地址范围,设计存储器电路如图5-7所示。 图5-7 题4的存储器电路 微型计算机原理与接口技术题解及实验指导(第5版) 5. 为某8088 应用系统设计内存。要求:ROM 地址范围为FC000H~FFFFFH,RAM 地 址范围为E00000H~FFFFFH 。使用的ROM 芯片和SRAM 芯片的主要引脚如图5-8所示。 图5- 8 ROM 芯片和RAM 芯片的主要引脚 解:由题给出的地址范围知:要求ROM 的容量为16KB,RAM 的容量为128KB 。由 芯片引脚图知,ROM 芯片的存储容量是8KB,SRAM 芯片的容量是32KB 。由此可以得出 需要2片ROM 芯片,4片SRAM 芯片。 电路设计如图5-9所示。 图5- 9 题5的存储器接口 第第第第第第第第第第第66666666666章章章章章章章章章章章输输输输输输输输输输输入入入入入入入入入入入输输输输输输输输输输输出出出出出出出出出出出和和和和和和和和和和和中中中中中中中中中中中断断断断断断断断断断断技技技技技技技技技技技术术术术术术术术术术术 6.1填空题 1.主机与外部设备进行数据传送时,处理器效率最高的传送方式是( DMA )。 解:基本输入输出方式有4种,由于直接存储器存取(DMA)方式可以实现I/O接口到 内存的直接数据交换,且主要由硬件实现,故是效率最高的传送方式。 2.中断21H的中断向量放在从地址(0084H )开始的4个存储单元中。 解:这里的21H是中断类型码,中断向量存放在类型码×4所指向的4字节单元中。 3.输入接口应具备的基本条件是具有( 对数据的控制)能力,输出接口应具备的基 本条件则是( 数据的锁存)能力。 解:输入数据时,由于外设处理数据的时间一般要比CPU长得多,数据在外部总线上 保持的时间相对较长,所以要求输入接口必须要具有对数据的控制能力;在输出数据时,同 样由于外设的速度比较慢,要使数据能正确写入外设,CPU输出的数据一定要能够保持到 外设将数据读走。如果这个“保持”的工作由CPU来完成,则对其资源就必然是个浪费。 因此,要求输出接口必须要具有数据的锁存能力。 4.要禁止8086对INTR中断进行响应,应该把IF标志位设置为(0 ) 。 解:IF标志位为1,表示可以相应外部可屏蔽中断请求 。 5.要设置中断类型60H的中断向量,应该把中断向量的段地址放入内存地址为 (0182H )的字单元中,偏移地址放入内存地址为(0180H )的字单元中。 解:中断向量存放在中断类型码n×4所指向的4字节中。其中,高地址字单元中存放 中断向量的段地址,低地址字单元(即n×4)中存放中断向量的偏移地址。 6.ARM中断向量表通常位于存储器的( 低地址端)。 解:ARM体系结构中,异常中断向量表的大小为32字节。其中,每个异常中断占据4 字节,在这4字节空间中存放1条跳转指令或者1条向PC寄存器中赋值的数据访问指令。 当中断产生时,通过这两种指令,使程序跳转到相应的异常中断处理程序处执行。 6.简答题2 1.输入输出系统主要由哪几部分组成? 它主要有哪些特点? 解:输入输出系统主要由3部分组成,即输入输出接口、输入输出设备、输入输出软件。 微型计算机原理与接口技术题解及实验指导(第5版) 输入输出系统主要有4个特点:复杂性、异步性、时实性、与设备无关性。 2. 试比较4种基本输入输出方法的特点。 解:在微型计算机系统中,主机与外设之间的数据传送有4种基本的输入输出方式: 无条件传送方式; 查询工作方式; 中断工作方式; 直接存储器存取(DMA)方式。 它们各自具有以下特点: 无条件传送方式适合于简单的、慢速的、随时处于“准备好”接收或发送数据的外部设 备,数据交换与指令的执行同步,控制方式简单。 查询工作方式针对并不随时“准备好”、而需满足一定状态才能实现数据的输入输出的 简单外部设备,其控制方式也较简单,但CPU 的效率比较低。 中断工作方式是由外部设备作为主动的一方,在需要时向CPU 提出工作请求,CPU 在 满足响应条件时响应该请求并执行相应的中断处理程序。这种工作方式使CPU 的效率较 高,但控制方式相对较复杂。 DMA 方式适合于高速外部设备,是4种基本输入输出方式中速度最高的一种。 3.8088/8086 系统如何确定硬件中断服务程序的入口地址? 解:8088/8086 系统的硬件中断包括非屏蔽和可屏蔽两种中断请求。每个中断源都有 一个与之相对应的中断类型码n。系统规定所有中断服务子程序的首地址都必须放在中断 向量表中,其在表中的存放地址=n×4,( 向量表的段基地址为0000H )。即子程序的入口 地址为(0000H:n×4)开始的4个单元中,低位字(2字节)存放入口地址的偏移量,高位字 存放入口地址的段基地址。 4. 简述可屏蔽中断和非屏蔽中断的区别。 解:INTR 中断为可屏蔽中断,中断请求信号高电平有效。CPU 能否响应该请求要看 中断允许标志位IF 的状态,只有当IF=1时,CPU 才可能响应中断。 NMI 中断为非屏蔽中断,请求信号为上升沿有效,对它的响应不受IF 标志位的约束, CPU 只要当前指令执行结束就可以响应NMI 请求。 5. 说明8088 微处理器可屏蔽中断的处理过程。 解:可屏蔽中断的处理过程(或响应过程)主要包括中断请求、中断源识别与中断判优、 中断响应、中断处理和中断返回5个步骤。整个过程如图6-1所示。 6.CPU 满足什么条件能够响应可屏蔽中断 ? 解:(1)CPU 要处于开中断状态,即IF=1,才能响应可屏蔽中断 。 (2)当前指令执行结束。 (3)当前没有发生复位(RESET )、保持(HOLD)和非屏蔽中断请求(NMI )。 (4)若当前执行的指令是开中断指令(STI)和中断返回指令(IRET), 则在执行完该指 令后再执行一条指令,CPU 才能响应INTR 请求。 (5)对前缀指令,如LOCK 、REP 等,CPU 会把它们和它们后面的指令看作一个整体, 直到这个整体指令执行完,方可响应INTR 请求。 7.8259A 有哪几种优先级控制方式? 一个外中断服务程序的第一条指令通常为STI, 第6章输入输出和中断技术 图6- 1 中断处理的过程 其目的是什么? 解:8259A 有两类优先级控制方式,即固定优先级和循环优先级方式。CPU 响应中断 时会自动关闭中断(使IF=0)。若进入中断服务程序后允许中断嵌套,则需用指令开中断 (使IF=0), 故一个外中断服务程序的第一条指令通常为STI 。 8. 单片8259A 能够管理多少级可屏蔽中断? 若用3片8259A 级联,能管理多少级可屏 蔽中断? 解:因8259A 有8位可屏蔽中断请求输入端,故单片8259A 能够管理8级可屏蔽中 断。若用3片级联,即1片用作主控芯片,两片作为从属芯片,每一片从属芯片可管理8级, 则3片级联共可管理22 级可屏蔽中断。 9. 试分析ARM 处理器的异常中断与Intel微处理器中断处理过程的异同。 解:作为处理器,ARM 处理器和微处理器的中断在技术上有很多相似的地方。如响应 中断时要先保护被中断程序的执行现场(断点地址和硬件现场); 从中断处理程序退出时,要 恢复现场等。 ARM 处理器异常中断过程主要包括中断响应和中断返回。详细描述请参见主教材 6.4节。 4. 10.ARM 处理器中主要有哪几类异常中断? 试说明它们各自的优先级 。 解:ARM 处理器异常中断可分为3类 : ①指令执行引起的直接异常软件中断、未定义指令异常中断(包括所要求的协处理器 不存在时的协处理器指令)和预取中止(因取指令过程中,存储器的故障导致的无效指令)。 36 微型计算机原理与接口技术题解及实验指导(第5版) ② 指令执行引起的间接异常。因读取和存储数据时的存储器故障引起的数据终止。 ③ 外部产生的与指令流无关的异常,如复位、普通中断IRQ、快速中断FIQ 等。 各异常中断的优先级请参见主教材6.4.4节表6-1。 11.已知SP=0100H,SS=3500H,在CS=9000H,IP=0200H,[00020H]=7FH, [00021H]=1AH,[00022H]=07H,[00023H]=6CH,在地址为90200H 开始的连续两个 单元中存放着一条两字节指令INT8。试指出在执行该指令并进入相应的中断例程时,SP、 SS、IP、CS寄存器的内容以及SP所指向的字单元的内容是什么? 解:CPU 在响应中断请求时首先要进行断点保护,即要依次将FLAGS和INT下一条 指令的CS、IP寄存器内容压入堆栈,亦即栈顶指针减6,而SS的内容不变。INT 指令是一 条两字节指令,故其下一条指令的IP=0200H+2=0202H。 中断服务子程序的入口地址则存放在中断向量表(8×4)所指向的连续4个单元中。 8×4=0020H。所以,在执行中断指令并进入相应的中断例程时,以上各寄存器的内容分 别为: SP=0100H-6=00FAH SS=3500H IP=[0020H]字单元内容=1A7FH CS=[0022H]字单元内容=6C07H [SP]=0202H 6.3 设计题 1.设输入接口的地址为0E54H,输出接口的地址为01FBH,分别利用74LS244 和 74LS273作为输入和输出接口。画出其与8088系统总线的连接图;并编写程序,使当输入 接口的bit1、bit4和bit7这3位同时为1时,CPU 将内存中DATA 为首地址的20个单元的 数据从输出接口输出,若不满足上述条件则等待。 解:由给定端口地址知:端口地址为全地址译码,可利用基本逻辑门设计I/O 接口电 路如图6-2所示。 输入状态位有3位(bit1、bit4和bit7)。根据题目要求,可采用查询方式实现数据输出。 由查询工作方式流程知:首先需要判断读入的3个状态位是否满足输出要求,若满足条件, 则通过输出接口输出一个单元的数据;之后再继续判断状态是否满足,直到20个单元的数 据都从输出接口输出。 参考程序: LEA SI,DATA ;取数据偏移地址 MOV CL,20 ;数据长度送CL AGAIN: MOV DX,0E54H WAITT: IN AL,DX ;读入状态值 AND AL,92H ;屏蔽掉不相关位,仅保留bit1、bit4 和bit7 位状态