第5章〓两级运算放大器





第4章介绍了一款折叠式共源共栅放大器的设计，其增益达到了60dB，其他性能也比较良好。但在实际应用中单级放大器的性能无法满足需求，并且仅靠改变电路中MOS管的尺寸已无法对电路的性能进行大幅度的提升。此外，单级放大器在面对多种指标要求时会产生各种矛盾，如要想提升运算放大器的线性范围，则增益会下降，直接驱动大负载时，放大器的增益与带宽都会受到严重的影响，因此运算放大器通常需要由两级甚至两级以上的放大器组成。本章将讨论一款两级运算放大器，这款两级放大器对比折叠式共源共栅放大器，减少了MOS管数量，却提升了性能。通过合理地选择两级放大器电路的结构，可以满足大多数的指标要求。而对于更多级别的放大器，比如三级放大器的设计，多数是为了满足增益的要求，但三级放大器极点的增多会引起稳定性的下降，因此两级放大器是目前最常见的多级运放结构。

本章介绍两级放大器设计思路，还介绍了gm/ID设计方法，这种设计方法相比利用饱和区平方律公式进行手算更加准确，并且在电路性能指标之间进行折中时也比较直观。通过在Cadence软件中进行仿真验证，结果显示了gm/ID设计方法的优越性。

5.1两级运算放大器设计基础
5.1.1两级运算放大器结构概述

之前介绍的单级放大器只经过了一次转换，即电压到电流的转换或者电流到电压的转换，因此增益往往被限制在MOS管的跨导与输出阻抗的乘积。而第4章设计的折叠式共源共栅放大器，差分输入级将差模电压转换为差模电流，差模电流再经过电流镜负载恢复成差模电压，放大器的增益则相当于两个MOS管本征增益的乘积。但由于其共源共栅结构的存在，其输出摆幅受到了非常大的影响，无法用于低电压电源中。仅靠单级放大器已经无法满足较大的输出摆幅以及较高的增益的要求，因此两级放大器的设计需求就更加广泛。两级放大器相比单级放大器可以满足更多高性能的要求，仅让单级放大器增益达到50dB就需要降低其他许多性能指标，而两级放大器每级增益为40dB，总增益就能达到80dB以上，并且比单级放大器速度快、带宽宽。

在进行两级放大器设计时，往往会将这两级分开进行处理与设计。如图51所示，两级运放的输出级常常要满足较大输出摆幅的要求，因此很少会考虑具有高增益的共源共栅结构。而输入级常设计为高增益级，当设计指标要求实现较高的增益，并且没有超低功耗的需求，则折叠式共源共栅结构用在两级运放的输入级将十分合适。此外，相比于单级放大器，两级放大器输入级基本会采用差分输入而不是单端输入，这是因为两级放大器由于电路的复杂度上升，更需要提升电路的稳定性，抑制输入噪声与共模干扰。




图51两级运算放大器


5.1.2两级运算放大器频率补偿

在实际应用中，运算放大器常采用负反馈系统(图52)来改善运放的稳定性，并且其开环增益越高，反馈放大器的精度也越高。但也正是反馈系统的接入，反馈将输出反馈到输入，系统很容易因为设计误差等而出现振荡，因此一个稳定的负反馈系统需要有足够的相位裕度。根据设计经验，相位裕度为60°~90°，系统会表现出较好的性能。相位裕度过小，系统容易发生振荡而变得不稳定； 相位裕度过大，系统的响应速度会大幅度减小。因此，在选择相位裕度时也要考虑速度与稳定性的折中。

一般可以将单级放大器看作单极点系统，相移通常不会大于90°，如图53所示，因此不需要考虑额外的相位补偿。两级放大器相移能够达到180°，当相移180°的频率点在单位增益频率之前，再加上负反馈引入的180°相移，运放系统的相移就超过了360°，这个频率点的增益大于1，运放会将自身的噪声放大，运放系统就会在这个点发生振荡，因此在设计时两级放大器往往需要进行额外的频率补偿。




图52负反馈系统




图53单级放大器波特图




两级放大器最采用的频率补偿方式为密勒补偿，如图54所示，通过在两级放大器的输入级与输出级之间添加一个密勒电容CC就可以实现极点分裂，使非主极点频率变得更大，主极点频率变小，即将图像向左移，如图55所示。这样可以使单位增益频率在非主极点之前，相移超过180°的频率点在单位增益之后，在这个点系统就不会发生振荡。在设计两级甚至多级运放时，必须留出足够的相位裕度，从而使系统能够保持稳定。




图54密勒补偿结构图




图55两级放大器补偿前后波特图





5.1.3gm/ID设计方法

前面设计折叠式共源共栅放大器时，在确定电路结构之后，通过指标中的压摆率确定了电路的电流，再从单位增益带宽入手，利用晶体管的Squarelaw公式确定电路中MOS管的尺寸，最终完成电路设计后，其仿真结果虽能满足设计指标，但存在着较大的误差，这在设计一些要求严格的复杂电路上非常受限，电路往往需要经过多次调试才能满足设计要求。此外，在先进的工艺库中，MOS管的模型也变得更加复杂，很多工艺库已经无法直接查找到MOS管的μ、Cox、λ参数，MOS管的短沟道效应也变得更加严重，这时的Squarelaw公式已经不适合计算晶体管的尺寸。本章将采用另一种设计方法，即利用gm/ID参数，通过计算机软件仿真与手算相结合来进行电路设计。

在进行电路设计时，通常会以过驱动电压作为关键参数来对电路中的MOS管进行设计。其中MOS管一般设置工作在饱和区，即令过驱动电压VOD＞0。目前随着多种需求的出现，为了满足低功耗的要求，有时需要MOS管工作在亚阈值区来获得更低的功耗，由于二阶效应的存在，这时所设计MOS管的过驱动电压与实际大小存在着非常大的误差。基于上述需求，本章选择MOS管的gm/ID值代替过驱动电压对MOS管的工作区域进行选择，gm/ID参数不仅在设置时误差较小，并且对电路性能上的折中更为直观。

如图56所示，图像的横坐标为MOS管的过驱动电压，纵坐标为MOS管的跨导gm、特征频率fT、漏电流ID以及跨导效率gm/ID。根据MOS管的基础知识，当VGS<Vth时，MOS管会关断，但实际上VGS在Vth附近时，MOS管仍然存在较小的漏电流ID，此时MOS管工作在亚阈值区，也称为弱反型区； 当VGS>Vth时，MOS管会工作于饱和区，也称为强反型区。在实际情况下，强反型区与弱反型区中间会有一个中等反型的过渡区。根据设计经验，一般认为过驱动电压大于80mV时，MOS管才会真正工作在饱和区。可以看出，当工作于亚阈值区时，MOS管的电流、跨导和特征频率都比较小，较小的电流意味着较低的功耗，与此同时跨导效率gm/ID却很大，因此在一些有低功耗需求的电路会考虑MOS工作在亚阈值区时的这些特性，而在一些对速度有需求的电路中应尽量避免MOS管工作在亚阈值区。



图56过驱动电压与各个参数关系图


由MOS管工作在饱和区的平方律公式可推出关系式


gmID≈2Vod(5.1)


通过式(5.1)不难发现，gm/ID与过驱动电压有着紧密的关系，选择电路的gm/ID就是在选择电路的过驱动电压VOD。当gm/ID=10时，VOD≈0.2V，从这里可以看出gm/ID的大小也能够反映器件的工作区域，并且选取不同的gm/ID值实际上是电路在功耗和速度之间进行的折中。

理解了gm/ID参数的含义，就可以利用这个参数来替代平方律公式设计电路的器件尺寸。在设计之前，首先要对工艺库的晶体管进行仿真扫描，找出gm/ID与晶体管的本征增益、电流密度ID/W以及其他参数之间的关系，然后根据设计指标进行折中考虑，为每一个MOS管选取合适的gm/ID。

5.2两级运算放大器结构确定与参数计算

本节以采用密勒补偿的两级运算放大器设计为例，介绍关于两级放大器的设计过程中的一些设计方法与步骤，利用gm/ID模拟集成电路设计方法举例说明在实际设计电路中的设计流程。其中电路结构包括偏置电路、输入级与输出级以及补偿电路。在设计完电路之后，对电路进行了各个指标的仿真，经过仿真验证，仿真结果满足设计指标，并证实了gm/ID设计方法具有较高的准确性。熟练掌握了gm/ID设计方法之后，在设计其他电路时可以更加快速准确地设计出符合要求的电路。下面详细讲述如何利用gm/ID设计方法设计满足指标的两级放大器。

5.2.1两级运算放大器设计目标

使用SMIC 0.18μm工艺库设计一款两级运算放大器，其中放大器的设计指标如表51所示。



表51两级运算放大器设计指标





参数名设 计 指 标
工作电压VDD/V3(1±10%)
负载电容CL/pF10
开环直流增益Av/dB≥70
单位增益带宽(GB)/MHz40
相位裕度(PM)/(°)60~70
共模电压范围VIN,COM/V0.7~2.3
输出电压摆幅Vout,max-Vout,min/V≥2.4
共模抑制比(CMRR)/dB≥80
压摆率(SR)/(V/μs)≥20
静态功耗/mW≤10
电源抑制比(PSRR)/dB≥80



5.2.2确定电路结构

在设计电路之前，首先需要分析电路指标，确定电路的结构。通过观察指标对增益、带宽、相位裕度等要求，可以明确该电路指标中的增益以及功耗对两级运算放大器的要求并不苛刻，通过比较常见的结构来满足要求。两级放大器输入级一般选择差分输入，差分输入级相比单端输入具有抑制共模输入信号、抑制零点漂移以及抗干扰的作用，因此广泛用于运算放大器的输入级。本设计要求，输入级采用简单的五管差分放大单元就可以满足要求。

再观察指标中的输出摆幅要求，要求摆幅＞2.4V，而电源电压为3V，将电压裕度分配到MOS管上只有0.6V，这大约是两个MOS管的过驱动电压，对于折叠式共源共栅结构以及共源共栅结构都很难达到要求。而已知共源结构可以提供较大的输出摆幅，因此输出级采用共源极结构能够满足设计要求。本设计选用了经典五管差分输入单元用作两级放大器的输入级，而输出级选择共源放大器作为第二级，从而提高电压摆幅。两级密勒补偿运算放大器结构图如图57所示。



图57两级密勒补偿运算放大器结构图


5.2.3选择gm/ID参数

为了更好地理解MOS管的性能表现，利用优值系数(FoM)来反映不同gm/ID大小对MOS管性能的影响。令


FoM=fT×gmID(5.2)


式中： fT反映了MOS管的工作速度； gm/ID反映了MOS管的跨导产生效率。

通过对gm/ID进行扫描，得到如图58所示的关系图。从图中可以看出，当gm/ID取6~14时，MOS管的综合性能表现最好。而具体到为电路中的每个MOS管时选取gm/ID值时，就需要考虑电路的指标，通过分析不同的指标对gm/ID的要求，并进行一定的折中，最终确定不同MOS管的gm/ID值。



图58FoM与gm/ID之间的关系


1. 噪声

已知道gm与fT、噪声成正比，若MOS管作为电流源器件工作，则其噪声谱密度为


I2n=4kTγgm(5.3)


其输出噪声为


V2n,out=4kTγgmr2o(5.4)


式中： γ为系数，长沟道的晶体管可以认为γ=2/3，短沟道的晶体管γ≈1。

从式(5.4)可以看出,噪声与跨导gm成比例关系，因此，在运算放大器中，若想要电路中的电流噪声较小，则需要减小gm，即选择一个较小的gm/ID值。若MOS管作为放大器使用，就不能只考虑输出噪声，其输入噪声为


V2n,in=V2n,outA2v=4kTγgm(5.5)


此时选择一个较大的gm值能够减小电流噪声，即为用作放大器的MOS管选择一个较大的gm/ID值。

2. 过驱动电压

选择gm/ID值还可以从电路的摆幅考虑，若需要一个较大的输出摆幅，则作为电流源工作的晶体管要有一个较小的过驱动电压，根据式(5.1)，需要选择较大的gm/ID值。

3. 失配

过驱动电压还与电路的失配有着重要的关系，失配也是导致高失调和低共模抑制比、低电源抑制比的主要原因。在对差动放大器进行分析时，通常建立在电路完全对称的情况下。但实际情况下，完全相同的两个器件也可能存在着失配现象。对于图57所示的差分输入电路，经过计算，得出其直流失调电压为


VOS,in=|VGS-Vth|N2Δ(W/L)WLN+ΔVth,NgmNgmP+
(VGS-Vth)P2Δ(W/L)(W/L)P+ΔVth,P(5.6)


对于电流镜的电流失配，用平均电流值归一化后可以表示为


ΔIDID=Δ(W/L)W/L-2ΔVthVGS-Vth(5.7)


从式(5.6)可以看出，输入差分对的失调电压与过驱动电压成正比，因此在设计时，电流一定的情况下，过驱动电压越大，gm/ID越小，其输入失调电压越小。这就意味着，输入管的gm/ID不能太大，否则会增强电路的非线性。通过式(5.7)可以看出，增大过驱动电压可以减小电流镜的电流适配，即在选择电流镜的gm/ID时应尽量选择较小的值。

4. 功耗

在设计时还应关注设计指标中的功耗，假如电路要求功耗非常低，则必须为电路中的MOS管选择较大的gm/ID值，如图59所示，必要时甚至考虑让其中一些MOS管工作在亚阈值区以降低功耗。



图59gm/ID与ID的关系图


5. 速度

若对电路有速度的要求，则需尽可能减小MOS管的gm/ID值，如图510所示。晶体管作为放大管需要较高的速度，因此gm/ID值不能选择过小。



图510gm/ID与fT关系图



在最终进行选择gm/ID时，应对多方影响因素进行权衡，尤其是考虑gm/ID对这些性能参数影响的优先级。比如，通过增大第二级放大管的过驱动电压来减小gm，从而减小其输出噪声； 但过驱动电压不能设置太大，否则会影响输出电压摆幅。

5.2.4确定电路具体参数

在设计电路时，首先分析指标中的约束项。电路的共模输入范围VIN,COM，即第一级放大器的所有MOS管工作在饱和区的共模电压输入范围。本设计采用的两级运放，共模输入电压最高时需保证M1工作在饱和区，M6的漏源电压|VDS6|>|VGS6|，因此共模电压最大为VDD-|VGS6|-VGS1-|Vth1|。当共模输入电压最小时，需保证M1工作在饱和区，而M3栅漏短接，共模输入电压最小值为VGS1-|Vth1|+Vth3，因此所设计运放的共模输入范围应为


VGS1-|Vth1|+Vth3≤VIN,COM≤VDD-VGS6-VGS1-|Vth1|(5.8)


从式(5.8)可以看出，若满足指标要求，M1管的过驱动电压不能太大。本设计所采用的SMIC 0.18μm工艺库，其中NMOS管的阈值电压为0.4185V，则M1管的过驱动电压不能大于280mV，即gm/ID至少大于7.14，在设计时尽可能增大gm/ID。对于M6管，则VGS6不能大于420mV。

再查看指标中的输出动态范围。输出电压应在0.3~2.7V范围内进行波动，这就要求输出级MOS管的过驱动电压VOD不能太大，即输出电路中的MOS管VOD不能大于300mV，由图52中的VOD与gm/ID的关系可以得出输出管的gm/ID不能小于4.8。再看电路的静态功耗要求。指标是10mW以内，而电源电压为3V，所以电路所消耗的总电流要控制在3.3mA以内。


在了解设计电路时的一些约束条件后，设计电路时依照直流增益等指标要求来确定电路结构才会变得更加准确，其他指标的设计方法将在之后具体设计参数步骤中介绍。

在本设计中，考虑到电路的速度大小、过驱动电压的选取以及功耗，选择统一为电路中的放大管设置gm/ID=12，电流源工作的晶体管gm/ID=6。

1. 输入管gm的确定

gm/ID设计方法和第4章相同，计算MOS管的参数都需要先从输入管入手，已知指标GB要求不小于40MHz，而gm通常是从带宽来确定的，由单位增益带宽与跨导的关系可得


GB=gm2πCL(5.9)


将其换算可得


gm=GB×2πCL(5.10)


本设计的两级运算放大器，gm即差分输入对管M1与M2的跨导gm1与gm2，式中的CL为第一级的负载电容。在一些设计中，为了方便会直接取密勒电容CC作为CL，存在一定的误差，考虑到前后两级电路中输入与输出寄生电容的影响，在计算时一般会取CL1稍大于CC。根据模拟设计经验，密勒电容CC=(0.25~0.5)CL，此时的相位裕度对应为60°~90°。假设电路中密勒补偿电容CC=4pF，则取CL1稍大于CC，令CL1=5pF，将其代入式(5.10)中进行计算，得到


gm1=gm2=1.256mA/V(5.11)


这样就计算出第一级放大电路输入对管的跨导，两级放大器两级的输入管都对运放的主要参数有影响，第二级为一个共源极放大器，接下来计算第二级输入管M5的跨导gm5。

两级放大器电路往往需要进行频率补偿，在电路引入密勒补偿后，电路极点发生了分裂，形成了单极点近似，为了让电路更加稳定，电路的非主极点ωp2，即第二级运放电路带来的极点，要求大于单位增益带宽ωu，一般取


ωp2=(2~3)ωu(5.12)
gm5CL=(2~3)gm1CC(5.13)


而CC=0.4CL，取最小值计算，最终算得gm5=7.5gm1。也就是gm5至少要大于75gm1，本设计令gm5=10gm1，即gm5=12.56mS。

2. 确定MOS管尺寸

确定电路中晶体管的尺寸，可以从MOS管的本征增益入手，对于两级运放电路，其增益为


Av=Av1Av2(5.14)


增益一般表现为分贝格式，即


Av=20log|Av|(dB)(5.15)


电路指标要求增益要大于70dB，求得电路放大倍数为3162，电路总增益为第一级与第二级增益的乘积。令两级的放大倍数都为57，通过分析电路可以看出，第一级放大器增益为


Av1=gm2(ro2∥ro4)≈12gm2ro2(5.16)


即令gm2ro2＞114，PMOS管的self_gaingmoverid曲线如图511所示，当self_gain大于114时，L最小长度取0.6μm就可以满足增益要求。




图511PMOS晶体管的self_gaingmoverid函数关系图


晶体管的idoverw_gmoverid曲线如图512所示，当L=0.6μm，gm/ID=12时，由曲线可以得出ID/W=1.20953。



图512PMOS晶体管的idoverw_gmoverid函数关系图


上面已经确定了M1、M2的gm/ID=12，把之前求得的gm代入，计算出ID=104.66μA。确定了MOS管的L以及gm/ID的大小，再由曲线图得出ID/W=1.20953，将ID代入，就求出第一级放大器的输入管M1与M2的宽长比W/L=86.5μm/0.6μm。

对于第一级放大器中的电流镜的M3和M4，为了让电路有较小的噪声，令其gm/ID=6，NMOS管的self_gaingmoverid曲线图如图513所示，当self_gain大于117时，同样取L=0.6μm。



图513NMOS的self_gaingmoverid关系图



NMOS管的idoverwgmoverid函数关系如图514所示，当gm/ID=6时，L=0.6μm，此时ID/W=20.8589，而ID=104.66μA，和输入管M1的电流相等，代入后求出M3与M4的宽W=5μm。



图514NMOS管的idoverwgmoverid函数关系图


确定第一级放大器的四个管的宽长比后，接下来设计输出级放大电路的MOS管。首先观察电路的原理图，第一级的M1和第二级的M5的直流工作点是一致的，即VGS值相等。

通过对电路进行直流仿真(图515)，发现VGS=765mV。NMOS的gmoveridvgs曲线如图516所示，当VGS=765mV时，gmoverid的值约为6。



图515两级运放的部分直流工作点




图516NMOS管的gmoveridvgs曲线图 


确定晶体管M5的gmoverid的值为6，由图516可见，当self_gain大于117时，最小栅长L=0.6μm，故M5的L=0.6μm。

而gm/ID=6，在前边已经求出gm5=12.56mS，将gm5代入后就可以求出ID=209mA，NMOS管的idoverwgmoverid的曲线如图517所示，当gm/ID=6时，ID/W=208582，可以求出W=100.298μm。本设计采用的工艺库W限制了其最大尺寸为100μm，为了减小寄生参数，不妨取W=50μm，Multiplier=2。



图517NMOS管的idoverwgmoverid曲线图


3. 偏置电路设计

本设计中，偏置电路是由两个PMOS管、四个NMOS管与一个电阻R组成的共源共栅Widlar电流镜。M12与M13相比，源极添加了电阻R1，构成了一个微电流源，M8与M9、M10与M11的宽长比应该相同。两级运放中的M6、M7根据电流镜比例公式可以产生比例电流，前面已经计算出M1和M2的漏电流ID为104.66μA，M6的漏电流等于M1和M2的漏电流之和209.32μA，在这里不妨令电流镜的输出电流也为209μA。

对于基准电流源同样可以采用gm/ID设计方法。首先通过分析图518所示的电路，可以得到以下关系式： 



图518基准电流源原理图




VGS12+IrefR=VGS13(5.17)


又已知


gmID=2VOD(5.18)
VGS-Vth=VOD(5.19)


将式(5.18)、式(5.19)代入式(5.17)中，可得


21(gm/ID)13-1(gm/ID)12=IrefR(5.20)


通过选取M12与M13的gm/ID值，就可以求出电阻R1，其中已经设定Iref=209μA，不妨设M12的gm/ID=12，M13的gm/ID=6，代入式(5.20)得R=797Ω。

设计电流镜的MOS管尺寸也可以采用gm/ID设计方法，即通过查阅晶体管的idoverwgmoverid曲线图来确定MOS管的宽长比。在本设计中，为了更加简单高效，并增强电流的匹配性，选择采用直接引入法，输入级的M1与M2的电流已经确定为ID1，M6的电流为2 ID1，则M6的宽长比可以采用M1的2倍，在设计中选择将M6的Multiplier直接变为2，这样就相当于两个M1尺寸的PMOS管并联，同样M7的Multiplier改为20，就可以直接获得2.09mA的电流。而M8与M9的漏电流与M6的漏电流相等，所以直接复制M6的尺寸给M8与M9。M10与M11的漏电流等于M3与M4的2倍，所以采用相同的方法直接复制M3的宽长比给M10与M11，并将这两个MOS管的Multiplier设为2。

对于M12和M13，采用gm/ID设计方法，通过图519所示可以得出其W0。令M12和M13的L=0.6μm，通过图可以得出gm/ID为6和12时，ID/W分别为20.8589和4.83269，将ID=209μA代入后可以分别得出M12的W=43.25μm，M13的W=10μm。



图519NMOS管的idoverwgmoverid曲线图


通过这种方式设计的电流源，不仅可以保证电流的匹配性好(因为电流源中MOS管的W和放大器电路中的MOS管W一样大)，而且可以在绘制版图时，使电路中的晶体管排列整齐。

将以上所有计算结果汇总，器件参数最终设计如表52所示。



表52电路中所有晶体管的参数




MOS管类型W/μmL/μmMultipliergm/ID
M1,M2PMOS86.50.6112
M3,M4NMOS50.616
M5NMOS500.626
M6PMOS86.50.6212
M7PMOS86.50.62012
M8,M9PMOS86.50.6212
M10,M11NMOS50.626
M12NMOS43.250.6112
M13NMOS50.626



5.3电路仿真实例

本设计采用Cadence Virtuoso软件绘制电路图，使用Cadence ADE工具进行仿真，电路在软件中的实现如图520所示，其中VIN1与VIN2为差分输入电压，VDD为电源电压。电路的左半部分为基准电流源，中间部分为差分输入单端输出的第一级放大器，右边部分为一个共源放大器。在之前采用的gm/ID设计方法用到了晶体管的gmoveridself_gain曲线图以及idoverw_gmoverid曲线图，在对总电路进行仿真前，首先展示如何通过ADE仿真工具获得gm/ID设计方法所需要的图表。



图520两级运放在Cadence软件中的实现


5.3.1gm/ID仿真操作方法

在Cadence Virtuoso软件中，首先绘制一个可以让MOS管正常工作的最简电路，如图521所示。在本次仿真中采用NMOS晶体管进行仿真，PMOS晶体管的方式与NMOS晶体管原理相同。


图521NMOS晶体管操作原理图



在设计过程中，首先要对NMOS管的宽、长、栅源电压以及漏源电压定义为变量，然后打开ADE仿真工具，对电路中的四个变量定义一个初始值，并且能够使NMOS晶体管正常运行。在这里定义变量初始值L=200n，W=10μ，vgs=800m，vds=800m，如图522所示，注意W的取值对电路仿真的曲线影响很小，这点在仿真时通过扫描W在不同取值下的仿真结果也可以验证，而在设计时只需采用中间值就可以减小不必要的误差。

在设置完变量后，在Choosing Analyses中选择dc扫描分析，Sweep Variable选择Design Variable后设置扫描变量为vgs，扫描范围为0.2~1.6，单击OK按钮。



图522ADE仿真器设置界面


在设置输出时，需要输出NMOS晶体管的gmoverid和self_gain等参数，这些参数不能在电路图中直接得到，需要用到仿真器的Calculator工具，如图523所示。

进入Calculator工具后，若想输出波形，首先在Function Panel中选择waveVSWave，然后在Configure selections中选择os函数，再单击电路原理图中的NMOS晶体管，就可以从os所给出的参数中得到晶体管的gmoverid，如图524所示。将其复制到waveVSWave函数的xtrace，按照相同的步骤找到晶体管的self_gain，将其复制到ytrace，单击OK按钮，就可以得到想要波形的函数表达式。再单击Calculator界面中的齿轮图案，就可以直接将函数表达式送到ADE仿真器的输出设置中。



图523Calculator工具界面




图524利用Calculator设置输出图像表达式


再按照同样的方式可以设置idoverw_gmoverid的图像输出，其中idoverw无法在os参数中直接得到，需要用到Calculator中的除法运算。id存在于os中，晶体管的W可以在var函数中找到，当成功将表达式送入ADE仿真器输出中后，仿真器的界面如图525所示。



图525设置完成的ADE仿真器界面


全部设置好后，就可以单击仿真运行，得到图526所示的曲线。接下来就需要用到ADE仿真器中菜单栏Tools中的Parametric Analysis工具，通过参数扫描工具就可以仿真输出中查看不同设置变量下的输出图像，从而进行更加直观的对比。



图526gm/ID仿真输出图像


打开ADE仿真器界面菜单栏Tools中的Parametic Analysis工具，设置扫描变量Variable为L，然后设置扫描范围。在本设计中扫描范围设置为200n~2000n，Step Mode选择为Linear Steps，Step Size设置为200n，表明对变量L每隔0.2μm的长度进行一次仿真，全部设置好后就可以单击运行，设置好后的界面如图527所示。



图527参数分析工具界面


使用Parametic Analysis工具进行参数扫描分析后的输出图像如图528和图529所示。图528为NMOS晶体管的self_gain与gmoverid的函数关系图，图529为NMOS晶体管的idoverw与gmoverid函数关系图。



图528NMOS的self_gain与gmoverid函数曲线图





图529NMOS的idoverw与gmoverid函数曲线图


通过图528和图529，在选择晶体管的gm/ID值时，就可以确定晶体管自身的增益以及ID/W值。此外，还可以查看其他任何参数的变化，比如设计中用到的vgs。同样，Calculator工具可以实现其他任何想要的输出图像，而当设计者熟练各种输出的函数表达式时，直接在Setting Outputs中的Expression输入表达式即可直接运行仿真，如图530所示，从而大大节省了操作时间。



图530ADE仿真设置输出界面



5.3.2两级运算放大器的直流仿真
1. 仿真静态直流工作点

在电路各个部分全部设计完成后，首先进行dc仿真，查看电路静态工作点是否正确，MOS管是否饱和。图531为电路的直流工作点图，可以看出，电路中每个MOS管都工作在饱和区，其中流经M6的电流为255.072μA，M1与M2的跨导gm=1.41mS，高于设计值。这是设计基准电流源时采用的gm/ID与过驱动电压之间的近似计算以及未考虑MOS管的二级效应产生的。



图531电路主体直流工作点



通过修改电阻R1的大小，可以使基准电流源产生的电流更加准确。本设计中仍然通过仿真器来选择合适的电阻R1。首先设置电阻R1为一个变量R； 其次在ADE仿真工具中选择dc直流分析，Sweep Variable选择Design Variable； 然后设计变量选择R，设置一个合适的扫描范围进行扫描分析，而输出选择流经M12与M13的漏源电流，全部设置完成后，进行仿真。可在如图532所示的曲线中找到最合适的电阻大小，从而产生所需的电流值。




图532电阻R1与基准电流源的关系图


图532中两条曲线分别代表基准电流源两条支路的电流。当电流为209μA时，两条支路的电流并不相同，为了减小误差，取两种情况下电阻的中间值，设电阻R1=895Ω，对电路再次进行直流仿真，如图533所示。从图可以看出，流经M6的漏电流为209.1μA，已经非常接近理论计算值。



图533修改电阻R1后再次直流仿真



2. 静态功耗仿真

修改电阻R1后，再次对电路进行仿真查看电路的静态功耗，仿真电路如图534所示。仿真成功运行后，在ADE仿真环境中选择Results→Print→DC Operating Points，再单击运放电路的电压源信号，如图535所示。这样就可以得出电路工作的静态电流为2.8054mA，所以电路的静态功耗为3V×2.8054mA=8.4162mW，符合设计指标的要求。



图534静态功耗仿真电路图





图535运算放大器的静态总电流


3. 共模输入电压范围仿真

仿真完电路的静态功耗后，可对运放的共模输入电压范围进行仿真。将电路连接成单位增益负反馈形式，运放的反相端直接连接到输出端，正相输入端的vdc共模电压设置为一个变量vcm，对其进行直流扫描分析。仿真环境的输出选择运放的输出端口与正相输入端口，从而查看输入与输出的波形情况，其中仿真时所用电路如图536所示。



图536共模电压范围仿真电路


仿真结果如图537所示，从图中可以看出，共模输入电压在360mV~2.4V之间时电路能正常工作，输入级的MOS管都工作在饱和区，能够满足设计指标共模输入范围的要求。



图537共模电压仿真结果图


通过查看每个MOS管的详细参数，再将仿真值与设计值进行对比，可以得出表53。由于M6~M11采用直接复制法，所以不再进行对比。对比电路中主要MOS管的跨导gm与gm/ID值，可以看出设计值与仿真值差别很小，由此也可以证明gm/ID设计方法在对MOS管的参数设置上非常准确。



表53电路主要MOS管设计值与仿真值对比




MOS管设计值仿真值
gm/mSgm/IDgm/mSgm/ID
M1,M21.256121.25012.0379
M3,M4无6624.1056.00898
M512.56612.76535.99532
M12无122.4374212.1317
M13无61.271785.86629



5.3.3两级运算放大器的交流仿真
1. 增益与相位裕度仿真

通过对电路进行交流小信号分析，可以得到电路的增益以及相位关系。运放仿真增益与相位裕度所用到的电路如图538所示，运放的输入端接共模电压1.5V、交流电压幅值为1V，相位相反的电压源。设计仿真时ADE工具界面设置如图539所示，其中Outputs选择直接添加增益以及相位的函数表达式，就可以直接得到增益与相位的关系图。



图538ac交流仿真电路图





图539ac分析时ADE仿真器界面



设置完成后进行仿真，得到如图540的最终结果。从图中可以看出，增益达到了80.32dB，单位增益带宽为55MHz，相位裕度为60.8°，均达到了设计要求。



图540两级运放的增益与相位曲线图


2. 共模抑制比仿真

对运放的共模抑制比进行仿真，可以将运放连接成单位增益负反馈形式。首先对反相输入端接一个交流电压幅值为1V的电压源并连接至输出端，正相输入端则接一个共模电压为1.5V、交流电压幅值为1V的电压源，仿真所用的电路如图541所示。对电路进行ac仿真，仿真结果如图542所示。



图541CMRR仿真电路





图542CMRR仿真结果


从图542可以看出，运放的共模抑制比为76.8267dB，略小于指标要求。对于两级运放的差分输入级，其中输入晶体管M1与M2的值已经确定，过驱动电压也比较小，因此无须再调整输入晶体管的参数。再观察差分输入级中的电流源，若想提高共模抑制比，则需减小电流失配，其中过驱动电压VOD与gm/ID值已经确定，因此应尽量不考虑修改电流源晶体管的过驱动电压。除了增大过驱动电压可以增强电流镜的匹配性，还可以增大沟道长度L。本设计所采用的电流源MOS管的L=600nm，为了减小失配，选择将所有的电流源MOS管的L增大2倍，同样其W也要增大2倍。全部修改完成后，对电路的共模抑制比再次进行仿真，仿真结果如图543所示。由图可见，共模抑制比达到了83.5377dB，满足设计指标的要求，结果也展示了在设计指标对共模抑制比有要求时，设计电流镜要增强匹配性，沟道长度L就不能设置得太小。



图543修改后的电路CMRR仿真结果


3. 电源抑制比仿真

对运放的电源抑制比进行仿真，首先对电路的电源信号处叠加一个交流电压为1V的电压源，将运放的正相输入端直接接输出端，反相输入端接共模电压1.5V。进行ac交流小信号仿真，扫描频率范围设置为1~100MHz。进行仿真时电路如图544所示，仿真结果如图545所示，可以看出，低频时电源抑制比为108.787dB，满足设计指标。



图544PSRR仿真电路





图545PSRR仿真结果


5.3.4瞬态分析

通过对电路进行瞬态分析可以查看两级运放的压摆率大小，仿真电路如图546所示。



图546SR仿真电路


从图547读出运放输出信号在上升阶段的SR=32.3406V/μs，从图548读出运放在下降阶段的SR=43.36648V/μs，因此运放的压摆率SR=32.3406V/μs，满足设计指标的要求。



图547两级运放输出信号上升阶段的压摆率





图548两级运放输出信号下降阶段的压摆率


5.4仿真结果对比

仿真结果与设计指标的对比，见表54。从表54中可以看出，仿真结果满足设计指标的要求，结果展示了gm/ID设计方法的准确性。其中由于共模抑制比的要求，利用gm/ID所设计的器件尺寸在整个设计过程只进行了一次调整，即增大电流源MOS管的沟道长度。这也是设计初期就应该考虑的优化方法，由此也证实了模拟集成电路设计需考虑的多方面折中。



表54仿真结果与设计指标的对比




性 能 参 数指 标 要 求仿 真 结 果
工作电压(VDD)/V3(1±10%)3
负载电容(CL)/pF1010
开环直流增益(Av)/dB≥7080.3255
单位增益带宽(GB)/MHz4055.007
相位裕度(PM)/(°)60~7060.7907
共模电压范围（VIN,COM）/V0.7~2.30.36~2.4
输出电压摆幅（Vout,max-Vout,min）/V≥2.4≥2.4
共模抑制比(CMRR)/dB≥8083.5377
压摆率(SR)/(V/μs)≥2023.427
静态功耗/mW≤108.4126
电源抑制比(PSRR)/dB≥8098.983



通过本次两级运放的设计与仿真实例可以看出，gm/ID设计方法比利用Squarelaw公式手工计算MOS管尺寸更为准确，尤其是随着工艺库逐渐缩小，晶体管的最小栅宽也变得更窄，通过手算所带来的误差也越来越大。本章节利用的gm/ID设计方法整个设计周期也更短，比利用公式手算MOS管的尺寸效率更高。因此，gm/ID设计方法在设计一些先进工艺库的电路时更加合适快捷，在晶体管过驱动电压的选取上具有很大的优势，以及对晶体管的功耗效率与速度之间进行折中时更为准确直观。