第5章〓基于跨导效率的模拟电路设计方法


本章将介绍如何根据晶体管的特性参数设计出满足指标要求的电路。长沟道模型对晶体管特性的描述是不精确的，无法用来准确地确定晶体管的尺寸与工作状态。针对这一问题，本章将围绕跨导效率这一核心指标，介绍基于跨导效率的模拟电路设计方法，采用查图表的方式确定晶体管的尺寸。本章将用简单共源放大器的设计实例对该方法进行阐述。

5.1传统设计方法及其弊端

在选定电路拓扑结构之后，需要结合电路性能指标的要求确定器件的尺寸，如晶体管宽长比、电阻和电容的大小。传统的设计方法利用长沟道模型进行手工计算。将手工计算得到的晶体管尺寸放到仿真环境下进行仿真，会发现得到的结果与预期有较大的偏差。这是因为仿真使用的SPICE模型较为精确。如果采取精度差的长沟道模型手工计算，得到的仿真结果与预期之间必然存在着鸿沟。根据手工计算结果进行的设计无法收敛到预期的性能指标，难以满足设计需求。这一过程如图51所示。



图51传统设计方法存在的问题



面对“简单的长沟道模型不精确，精确的SPICE模型过于复杂无法手工计算”这一难题，很多模拟电路设计人员成为完全依赖参数扫描，凭运气来满足设计要求的“仿真机器”。由于这种设计方法缺乏对电路的直觉理解，只是利用仿真器盲目迭代，耗费大量的设计时间和计算资源，并且往往难以找到最优解。

优秀的模拟电路设计人员应当能够对电路参数有准确预估，将电路仿真仅仅视为验证设计结果正确性的工具。设计人员必须找到另一套设计方法，通过它能够得到较为准确的初始设计方案，再通过SPICE仿真对初始设计进行精细微调来满足所有设计指标。这个设计过程必须是系统性的，而不是盲目的、凭运气的参数扫描。

5.2基于跨导效率设计方法及设计实例

基于跨导效率的设计方法使用SPICE模型预先仿真得到设计曲线图。这些设计曲线图是使用器件模型仿真得到的，因此是十分精准的。在选定电路的拓扑结构之后，结合设计指标，采用设计曲线图进行计算，得到晶体管的尺寸。根据计算得到的晶体管尺寸搭建电路并进行仿真，就能够得到与设计相近的结果。整体设计流程如图52所示。基于跨导效率的设计方法结合仿真曲线进行指标计算，而不再使用长沟道模型，能够使仿真结果与预期设计目标更加接近。在此基础上进行简单迭代调整即可设计指标。



图52基于跨导效率的设计方法



5.2.1设计实例

下面通过设计实例展示基于跨导效率的模拟电路设计方法。用40nm工艺设计如图53所示的共源放大器，指标如下： 



图53设计实例电路结构图


（1） 电源电压为1.1V； 

（2） 直流低频增益为2； 

（3） 带宽为100MHz； 

（4） 负载电容为10pF； 

（5） 总电流不超过2mA； 

要求在满足指标的前提下尽可能减小晶体管的面积，即成本。若采用40nm工艺下的最小晶体管长度L=40nm，最小面积就意味着最小的晶体管宽度W。

首先计算所需要的各种小信号参数。根据小信号增益的设计需求，有


|ADC|=gm（RL∥ro）=gm1RL+1ro-1


即


1|ADC|=1gmRL+1gmro(51)



在L=40nm时，晶体管的本征增益gmro≈7。虽然gmro随工作点不同有所变化，但是变化不大（见图414）。为了便于计算，假定gmro恒定为7。代入式(51)，可以得到


gmRL=11|ADC|-1gmro=112-17≈2.8


考虑到放大器驱动一个大的负载电容，其带宽由输出节点决定。忽略晶体管自身电容，根据带宽的设计需求，可以得到


f-3dB=12π1（RL∥ro）CL


可推得


RL∥ro=12π1f-3dBCL=12π1100MHz×10pF≈159Ω


结合增益指标可推得


gm≈|ADC|RL∥ro=2159Ω≈12.6mS


则


RL=gmRLgm=2.812.6mS≈222Ω


到目前为止，所有的手工计算都是根据设计指标对晶体管的小信号参数进行的准确计算。接下来需要确定晶体管宽度和晶体管的静态工作点。为说明传统设计方法的弊端，首先采用长沟道模型进行计算。

根据长沟道模型可知


gm=2IDμCoxWL(52)


在给定跨导gm的情况下，要使得晶体管宽度W尽可能小，就应该使得电流ID尽可能大，于是选取允许的最大电流ID=2mA。把长沟道模型参数


μ=86cm2/（V·s）
Cox=εoxtox=34.5pF/m2.43nm≈14.2fF/μm2


代入式（52）中，得到晶体管宽度为


W=13μm


由跨导与过驱动电压的关系得到晶体管的过驱动电压为


VOV=2IDgm=2mA12.6mS≈317mV


根据模型参数得到晶体管的阈值电压Vt=629mV，则晶体管的栅源电压VGS=VOV+Vt=946mV。根据得到的参数搭建原理图并得到以下仿真结果： 

（1） 晶体管跨导gm=11.4mS； 

（2） 直流小信号增益ADC=1.6； 

（3） 带宽f-3dB=112MHz； 

（4） 总电流ID=3.1mA。

由上可以看到，根据长沟道模型计算得到的结果和预期结果相差较大，放大器的增益低于预期值，而总电流则远高于设计目标。这就是传统设计方法的弊端。而在基于跨导效率的设计方法中，不采用长沟道模型的公式计算晶体管的宽度和静态工作点，而是借助电流密度设计图确定晶体管的宽度，再采用跨导效率设计图来确定晶体管的静态工作点。电流密度图是使用SPICE仿真生成的，其横坐标是跨导效率，纵坐标是电流与晶体管宽度的比值（即电流密度），如图54所示。



图54跨导效率与电流密度关系图



在给定跨导gm的情况下，要确定跨导效率的数值就需要知道电流的数值。虽然长沟道模型不能用于精确计算，但其对于参数变化趋势的预测是正确的： 当跨导值一定时，想得到尽量小的晶体管尺寸，就要选取尽量大的电流。于是，选取允许的最大电流2mA，求得跨导效率为


gmID=12.6mS2mA=6.3V-1


查图54得知，当晶体管的跨导效率为6.3V-1时，电流密度为109μA/μm，为了使晶体管电流为2mA，则晶体管宽度为


W=IDID/W=2000μA109μA/μm≈18μm


在确定晶体管尺寸之后，再通过跨导效率设计图确定晶体管的静态工作点。


根据如图55所示的跨导效率随过栅源电压VGS变化，可以求出跨导效率为6.3V-1时对应的栅源电压为764mV，由此便确定了晶体管的静态工作点。



图55跨导效率与VGS关系图



根据得到的参数搭建原理图并得到以下仿真结果： 

（1） 晶体管跨导gm=12.9mS； 

（2） 直流小信号增益ADC=2.0； 

（3） 带宽f-3dB=101MHz； 

（4） 总电流ID=2.1mA。

这只是初次迭代的设计结果，但是与预计指标之间的误差已经在5%以内，这对于手工计算而言是非常精准的。考虑漏源电压VDS、输出电阻ro等因素后再对电路进行微调就可以达到设计指标。


让我们来回顾一下设计流程。在上述设计实例中，首先根据性能指标的要求计算出电路的跨导和电流这两个基本参数，进而求得晶体管的跨导效率。电路的跨导是根据增益的要求，运用小信号模型计算得到的，是精确的。在确定电路电流与晶体管跨导效率时，借助了长沟道模型对参数变化趋势的预测： 为了节省电路面积，应选择较大的电流与较低的跨导效率。确定晶体管的跨导效率实际上就确定了晶体管的静态工作点，于是可以结合电流密度图来确定器件的尺寸。最后使用仿真器对设计值进行验证和微调就可以实现设计目标。基于跨导效率的模拟电路设计流程如图56所示。在上述设计流程中，跨导效率是一个非常核心的量，是连接晶体管小信号参数（跨导、电容、输出阻抗等）与尺寸的桥梁。通过跨导效



图56基于跨导效率的模拟电路设计流程


率可以确定静态工作点、电流密度、本征增益、特征频率等关键参数。这就是基于跨导效率的设计方法。

在这一设计流程中，如电流密度图是将电路小信号参数映射到实际器件尺寸的关键工具。为了实现这一目标，设计图中的变量必须与晶体管的宽度无关，也就是说不同的晶体管宽度对应的应该是同一张设计图。如果不同的晶体管宽度对应不同的设计图，由于晶体管宽度是未知量，就无从知晓应该用哪张设计图。实例中使用的电流密度随跨导效率变化的图（图54）就与晶体管宽度无关。晶体管的电流与晶体管宽度成正比，电流密度指标则消除了晶体管宽度的影响。注意，跨导效率、特征频率和本征增益三个晶体管核心性能指标都是与晶体管宽度无关的。在本设计实例中，已经给定晶体管的长度，要确定晶体管的宽度就需设计图本身与宽度的选取无关。在确定了晶体管的跨导效率之后，利用图54就能够确定晶体管的电流密度，进而结合晶体管电流得到晶体管的宽度。对于更为一般的设计而言，晶体管的长度往往会根据本征增益或者特征频率需求结合相应的图表首先确定，然后利用电流密度图来确定晶体管宽度。

根据长沟道模型的预测，晶体管的跨导效率随过驱动电压VOV的上升而单调降低，晶体管的电流密度随过驱动电压VOV的上升而单调上升，两者都与过驱动电压一一对应，都反映了晶体管的工作状态，所以电流密度与跨导效率也是一一对应的。在给定晶体管电流的情况下，根据跨导效率就可以唯一确定晶体管的宽度（假设晶体管长度已确定）。在传统电路分析中，常常把栅源电压VGS或者过驱动电压VOV看作决定晶体管工作点的核心参数。实际上，跨导效率gm/ID完全可以替代过驱动电压VOV的角色。从图55中可以看出，跨导效率可以唯一确定VGS，也就直接决定了晶体管的偏置状态和工作点。这也是可以基于gm/ID来构建一套设计方法的基本原因。

在初始设计中往往将高阶效应忽略。例如，在设计实例中使用的设计图是在漏源电压VDS=0.55V时得到的。如果漏源电压发生变化，电流密度图也会受到一定的影响。对于沟道长度为40nm的晶体管，不同漏源电压下的电流密度设计图如图57所示。



图57不同漏源电压下的电流密度设计图



从图57可以看出，不同的漏源电压对电流密度设计图是有影响的。这里主要原因是40nm晶体管的输出阻抗低，导致漏源电流随漏源电压变化较大。但是这种影响相对较弱，在设计的初始阶段可以先忽略，后期再进行微调。

5.2.2设计流程总结

通过上述设计实例，对基于跨导效率的模拟电路设计方法有了初步的了解，其基本流程总结如下： 

（1） 根据设计指标的需求选用合适的电路拓扑结构。

（2） 根据设计需求确定晶体管长度L。根据长沟道模型对晶体管性能变化趋势的预测结果可知，如果希望设计高速电路，应当选取较小的晶体管长度以提高特征频率； 如果希望设计高增益电路，应当选取较大的晶体管长度以提高本征增益。为了在满足增益要求的情况下实现尽可能高的带宽，通常会借助本征增益设计图选择满足增益需求的最小沟道长度。

（3） 根据设计任务要求选定晶体管的跨导效率（静态工作点）。如果希望设计低功耗或大摆幅电路，则选取较高的跨导效率以提升电路的能效与摆幅； 如果希望设计高速电路，则选取较小的跨导效率以得到更高的特征频率。

（4） 根据设计要求和小信号模型确定跨导gm，结合选定的跨导效率，确定支路电流。

（5） 根据电流密度设计图来确定晶体管尺寸。

以上只是一个较为通用的设计流程，在实际设计中可以根据不同的设计需求和自身的设计习惯灵活运用。在电路设计中常用的仿真设计图包括特征频率设计图、本征增益设计图、电流密度设计图以及Cgd/Cgg设计图（将在后面详细介绍）。上述设计图都与晶体管的宽度无关。利用这些设计图代替基于长沟道模型的手工计算可以更为准确地确定晶体管的尺寸，有效提高设计精度和设计速度。

5.3本章小结

随着集成电路工艺的演进，长沟道模型对晶体管特性的描述已经十分不精确，在实际电路设计中无法用来精确计算晶体管尺寸。本章介绍了基于跨导效率的模拟电路设计方法，并通过一个设计实例对该设计流程进行了说明，即首先根据设计指标计算晶体管的小信号参数，确定晶体管的跨导效率，再通过查图表而非长沟道模型确定晶体管的尺寸和静态工作点。这样的设计方法比基于长沟道模型的设计方法更为准确和高效。