第3章场效应晶体管
本章介绍晶体管的一种重要类型，即金属氧化物半导体场效应晶体管(MOSFET)。MOSFET引起了20世纪70和80年代的电子学革命，在这场革命中，微处理器造就了功能强大的台式计算机、笔记本电脑、高端手持计算器、iPod，还有很多其他电子系统。MOSFET可以做得非常小，这样就可以利用它开发出高密度的超大规模集成电路(VLSI)和存储器。
MOSFET有两种互补器件，即N沟道MOSFET(NMOS)和P沟道MOSFET(PMOS)。这两种器件同等重要，它们使得电子电路的设计具有高度的灵活性。对这些器件的iv特性进行介绍，并建立MOSFET电路的直流分析和设计方法。
场效应晶体管的另外一种类型是结型场效应晶体管。它通常又分为两种类型，即PN结型场效应晶体管(PN JFET)和用肖特基势垒结制作的金属半导体场效应晶体管(MESFET)。虽然JFET比MOSFET出现得早，但是MOSFET的应用已经远远超过了JFET。本章仍将分析几种JFET电路。
本章主要内容如下： 
(1) 学习和理解各种类型MOSFET的结构、工作原理和特性； 
(2) 了解并熟悉MOSFET电路的直流分析和设计方法； 
(3) 研究MOSFET电路的三种应用； 
(4) 研究MOSFET电路的电流源偏置，比如那些用在集成电路中的电路； 
(5) 分析多级或多晶体管电路的直流偏置； 
(6) 了解结型场效应晶体管的工作原理和特性，并分析JFET电路的直流响应； 
(7) 将MOS晶体管应用到电路设计中，改进第1章所讨论的简易二极管电子温度计。
3.1MOS场效应晶体管
目标： 理解各类MOSFET的工作原理和特性。
MOSFET从20世纪70年代开始实际使用。与BJT相比，MOSFET可以制作得非常小(即在一个IC芯片上占据很小的面积)。由于数字电路可能只使用MOSFET来设计，而基本上不使用电阻和二极管，包括微处理器和存储器在内的高密度VLSI电路得以制造出来。MOSFET使得开发手持计算器、功能强大的个人计算机以及笔记本电脑成为可能。在下一章将会看到，MOSFET也可以用于模拟电路。
在MOSFET中，电流由加在半导体上的电场控制，这个电场和半导体表面及电流的方向垂直。这种调整半导体的导电性或者控制半导体内电流的现象称为场效应。MOS晶体管的基本工作原理就是利用两个端子之间的电压来控制流过第三个端子的电流。
本章后续两节将讨论各类MOSFET，得出其iv特性，然后考虑各种MOSFET电路组态的直流偏置。通过这些章节的学习，读者应当能逐步熟悉MOSFET及其电路。
3.1.1二端MOS结构
MOSFET的核心是图3.1所示的金属氧化物半导体电容器。其中，金属可以是铝或其他的金属。很多情况下，金属可以用沉积在氧化


图3.1基本MOS电容器结构


物上的高导电性的多晶硅层取代。尽管如此，通常在讲到MOSFET时仍使用金属这个词。图3.1中的参数tox为氧化物的厚度，εox为氧化物的介电常数。
MOS结构的物理特性可以借助一个简单的平板电容器来解释忽略边缘场时，平板电容器的电容量为C=εA/d，其中A为极板面积，d为两个极板之间的距离，ε为极板间材料的介电常数。。图3.2(a)所示为一个平板电容器，上极板相对于下极板为负电压，中间用绝缘材料隔开。如图所示，在这种偏置下，上、下极板分别存在负电荷和正电荷，两个极板之间产生电场效应。
图3.2(b)所示为以P型半导体作衬底的MOS电容器。上面的金属电极称为栅极，它相对于半导体衬底为负电压。从平板电容器的例子可以看出，在上面的金属板上存在负电荷，并将产生图示方向的电场效应。如果电场穿透半导体，则P型半导体中的空穴将受到一个指向氧化物半导体交界面的作用力。在这种特定的电压状态下，MOS电容器中电荷的平衡分布状态如图3.2(c)所示。与MOS电容器底板上的正电荷相对应，在氧化物半导体交界面形成一个带正电荷的空穴聚集层。 



图3.2(a) 平板电容器及其中的电场和导电电荷； (b) 栅极负偏压的MOS电容器及其中的电场和电荷流； (c) 带空穴聚集层的MOS电容器


图3.3(a)所示为一个相同的MOS电容器，但所加的电压极性相反。如图所示，此时，上端金属板中存在正电荷，形成一个反方向的电场效应。此时，如果电场穿透半导体，则P型半导体中的空穴将受到一个使之远离氧化物半导体交界面的作用力。当空穴受到排斥时，由于受主杂质原子是固定不动的，因此形成一个负的空间电荷区。与MOS电容器底板上的负电荷相对应，耗尽区感应产生负电荷。图3.3(b)给出这种外加电压状态下MOS电容器中电荷的平衡分布状态。
当在栅极加更大的正向偏置电压时，感应电场的场强增加。少数载流子电子被吸引到氧化物半导体交界面，如图3.3(c)所示。这个少子电荷区称为电子反型层。反型层中的负电荷量是栅极偏置电压的函数。


图3.3P型衬底的MOS电容器(a) 栅极正向偏置效应及其中的电场和电荷流； (b) 合适的栅极正向偏置下形成空间电荷区的MOS电容器； (c) 更大的栅极正向偏置下形成空间电荷区和电子反型层的MOS电容器




图3.4N型衬底的MOS电容器(a)栅极正向偏置效应和电子聚集层的形成； (b)合适的栅极负偏压下形成空间电荷区的MOS电容器； (c)更大的栅极负偏压下形成空间电荷区和空穴反型层的MOS电容器


在以N型半导体作衬底的MOS电容器中，也可以得到同样的基本电荷分布。图3.4(a)给出这种MOS电容器的结构，其中上端的栅极电极加正电压。栅极上产生正电荷，并形成图示方向的电场。在这种情况下，N型半导体中感应出一个电子聚集层。
图3.4(b)所示为栅极电极加负电压的情况，感应电场在N型衬底上形成一个正的空间电荷区。当加更大的负电压时，如图3.4(c)所示，在氧化物半导体交界面产生一个正的电荷区。这个包含少数载流子空穴的区域称为空穴反型层。反型层中的正电荷量是栅极偏置电压的函数。
术语“增强型”表示必须在栅极加一个电压才能产生反型层。对于P型衬底的MOS电容器，必须加正的栅极电压来产生电子反型层； 对于N型衬底的MOS电容器，必须加负的栅极电压来产生空穴反型层。
3.1.2N沟道增强型MOSFET
下面将利用MOS电容器中反型层电荷的概念来构造一只MOS晶体管。
1. 晶体管结构
图3.5(a)所示为一个MOS场效应晶体管的简易剖面图，其中栅极、氧化物以及P型衬底区域都和前述MOS电容器中的相同。除此以外，这里有两个N区，分别称为源极和漏极。MOSFET中的电流是由反型层中电荷的流动引起的，紧贴氧化物半导体交界面的反型层


图3.5(a) N沟道增强型MOSFET原理图； (b) N沟道MOSFET中的场氧化物和多晶硅栅极


也称为沟道区。图中给出沟道长度L和沟道宽度W的定义。典型的集成电路MOSFET的沟道长度小于1μm(10-6m)，这意味着MOSFET是很小的器件。氧化物厚度tox的典型值在400(10-10m)左右，或者更小。
图3.5(a)是对晶体管基本结构的简单描述，图3.5(b)则给出制作在集成电路中的更为详细的MOSFET剖面图。一层厚的氧化物，称为场氧化物，分布在形成金属互联线的区域外部。栅极的材料通常采用高掺杂的多晶硅。虽然实际的MOSFET的结构相当复杂，这个简单的示意图可以用来研究晶体管的基本特性。
2. 晶体管的基本工作原理
当栅极偏压为零时，源极和漏极被P型半导体区域隔开，如图3.6(a)所示。这相当于两个背靠背的二极管，如图3.6(b)所示。这种情况下，电流基本为零。如果在栅极加一个足够大的正向电压，则在氧化物半导体交界面产生一个电子反型层，这个反型层把N型的源极和N型的漏极连接起来，如图3.6(c)所示。之后，漏源之间就产生电流。由于必须在栅极加电压才能产生反型层电荷，这种晶体管称为增强型MOSFET。同样，因为反型层中的载流子为电子，所以这种器件也称为N沟道MOSFET(NMOS)。


图3.6(a) 形成电子反型层之前的N沟道MOSFET剖面图；  (b) MOS晶体管截止时源极和漏极之间等效的背靠背二极管； (c) 形成电子反型层之后的剖面图


源极提供流过沟道的载流子，漏极允许载流子从沟道流向漏极。对于N沟道MOSFET，当加漏源电压时，电子从源极流向漏极。这通常意味着电流从漏极流入、源极流出。电流的大小是反型层中电荷量的函数，进而也是外加栅极电压的函数。由于栅极和沟道之间被氧化物或绝缘体隔开，所以不存在栅极电流。同样，由于沟道和衬底之间被空间电荷区隔开，所以基本没有电流流过衬底。
3.1.3理想的MOSFET电流电压特性——NMOS器件
N沟道MOSFET的开启电压记为VTN开启电压的符号通常为VT，由于前面已经定义了热电压为VT=kT/q，这里用VTN表示N沟道器件的开启电压。，它定义为产生与半导体衬底相同多子浓度的反型层所需的外加电压。简言之，开启电压是开启晶体管的栅极电压。
对于N沟道增强型MOSFET，需要一个正的栅极电压来产生反型电荷，所以开启电压为正。如果栅极电压小于开启电压，器件中的电流基本为零； 如果栅极电压大于开启电压，则当漏源之间加电压时，产生从漏极到源极的电流。栅极和漏极的电压都相对于源极而言。
在图3.7(a)中，将N沟道增强型MOSFET的源极和衬底接地。栅源电压小于开启电压，漏源之间的电压也较小。在这样的偏置状态下，没有电子反型层产生，漏极和衬底之间的PN结反向偏置，漏极电流为零(忽略PN结的漏电流)。


图3.7N沟道增强型MOSFET： (a)所加栅极电压vGS<VTN； (b) 所加栅极电压vGS>VTN

在图3.7(b)中，同样的MOSFET加了大于开启电压的栅极电压。此时，产生电子反型层，当漏极加较小的电压时，反型层中的电子从源极向电压为正的漏极运动。习惯的电流方向为从漏极流入、源极流出。注意，正的漏极电压使漏极和衬底之间的PN结反向偏置，所以电流从沟道流过，但不流过PN结。




图3.8vDS较小时在三个不同的vGS
取值下的iDvDS特性曲线


图3.8给出当vDS较小时的iDvDS特性曲线带双下标的电压符号vDS和vGS分别表示漏源和栅源电压。符号中隐含的意思是下标中的第一个字母相对于第二个字母为正。。当vGS<VTN时，漏极电流为零。当vGS>VTN时，形成沟道反型电荷，漏极电流随vDS的增加而增加。当栅极电压更大时，反型层电荷密度更大，在给定的vDS下，漏极电流也更大。

图3.9(a)给出当vGS>VTN且vDS较小时的MOS基本结构。图中的反型层沟道厚度定性地反映相对电荷密度，此时在整个沟道长度上电荷密度基本相同。图中也给出相应的iDvDS曲线。
图3.9(b)给出当vDS增加时的情况。随着漏极电压的增加，靠近漏极的氧化物上的压降减小，这意味着漏极附近感应的反型电荷密度减小。靠近漏极的沟道动态电导减小，导致
iDvDS变化曲线的斜率减小，如图中的iDvDS曲线所示。
当vDS增大到某个点，靠近漏极的氧化物上的压降vGS=VTN时，在漏极感应的反型电荷密度为零，如图3.9(c)所示。此时，漏极的沟道动态电导为零，这意味着iDvDS变化曲线的斜率为零。记为
vGS-vDS(sat)=VTN(3.1a)
或
vDS(sat)=vGS-VTN(3.1b)
其中，vDS(sat)表示在漏极产生的反型电荷密度为零时的漏源电压。
当vDS大于vDS(sat)时，沟道中的反型电荷密度刚好为零的点向源极方向移动。此时，电子从源极进入沟道，通过沟道向漏极方向移动，在电荷密度为零处，电子被注入空间电荷区，在这里它们被电场猛推到漏极。在理想的MOSFET中，当vDS>vDS(sat)时，漏极电流恒定。曲线中的这个区域称为饱和区，如图3.9(d)所示。



图3.9vGS>VTN时的N沟道增强型MOSFET剖面图和曲线： (a) vDS较小时； (b) vDS更大且vDS<vDS(sat)时； (c) vDS=vDS(sat)时； (d) vDS>vDS(sat)时



当栅源电压变化时，iDvDS曲线也发生变化。从图3.8已经看到，开始时iDvDS曲线的斜率随着vGS的增加而增加。同时，式(3.1b)表明vDS(sat)是vGS的函数。这样，就可以得出图3.10所示的N沟道增强型MOSFET的特性曲线族。



图3.10N沟道增强型MOSFET的iDvDS特性曲线族

注意，vDS(sat)电压在每条曲线上为一个点，这个点表示非饱和区和饱和区之间的转换。
虽然MOSFET电流电压特性的推导超出了本书的范围，仍然可以定义这些关系。vDS<vDS(sat)时的区域称为非饱和区或线性区。此区域的理想电流电压特性可以用下式表示： 
iD=Kn［2(vGS-VTN)vDS-v2DS］(3.2a)
在饱和区，当vGS>VTN时的理想电流电压特性可以用下式表示： 
iD=Kn(vGS-VTN)2(3.2b)
在饱和区，由于理想的漏极电流与漏源电压无关，交流电阻或小信号电阻为无穷大，表示为
r0=ΔvDS/ΔiDvGS=const.=∞
参数Kn有时被称为N沟道器件的跨导参数，但是不要把它和下一章将要介绍的小信号跨导参数混淆。简单起见，把这个参数称为传导参数。N沟道器件的传导参数由下式给出

Kn=WμnCox2L(3.3a)
其中，Cox为氧化物单位面积的电容量，由下式给出： 
Cox=εox/tox
其中，tox为氧化物的厚度，εox为氧化物的介电常数。对硅材料器件来说，εox=(3.9)(8.85×10-14)F/cm。参数μn为反型层中电子的迁移率。沟道宽度W和沟道长度L如图3.5(a)所示。
由式(3.3a)可见，传导参数同时是电气参数和几何参数的函数。对于特定的制造工艺来说，氧化物电容和载流子迁移率是基本恒定的。而几何结构，即宽长比W/L，是MOSFET设计中用来产生MOSFET电路的特定电流电压特性的变量。
传导参数也可以写成下面的形式： 
Kn=k′n2·WL(3.3b)
其中k′n=μnCox，称为工艺传导参数。通常，对于特定的制造工艺，可以认为k′n为常数。所以式(3.3b)表明，宽长比W/L是晶体管设计的可变参数。
例题3.1计算N沟道MOSFET中的电流。N沟道增强型MOSFET的参数为

VTN=0.4V,W=20μm,L=0.8μm,μn=650cm2/V-s,tox=200
εox=(3.9)(8.85×10-14)F/cm
求解当vGS=0.8V和vGS=1.6V时，晶体管工作在饱和区的电流。
解： 传导参数由式(3.3(a))给出。首先，考虑式中所包含的单位，如下： 
Kn=W(cm)·μncm2V-sεoxFcm
2L(cm)·tox(cm)=FV-s=(C/V)V-s=AV2
由此，传导参数的值为
Kn=Wμnεox2Ltox=
20×10-4×650×3.9×8.85×10-142×0.8×10-4×200×10-8

即
Kn=1.40mA/V2
由式(3.2b)可得： 
当vGS=0.8V时,有
iD=Kn(vGS-VTN)2=1.40×(0.8-0.4)2=0.224mA
当vGS=1.6V时,有
iD=1.40×(1.6-0.4)2=2.02mA
点评： 增大传导参数，可以增强晶体管的电流能力。对于特定的制造工艺，可通过改变晶体管的宽度W来调整Kn。
练习题3.1某NMOS晶体管的VTN=1V，当vGS=3V和vDS=4.5V时，漏极电流iD=0.8mA。计算以下漏极电流： ①vGS=2V，vDS=4.5V； ②vGS=3V，vDS=1V。
答案： ①0.2mA； ②0.6mA。
3.1.4P沟道增强型MOSFET

N沟道增强型MOSFET的互补器件是P沟道增强型MOSFET。


图3.11P沟道增强型MOSFET的剖面图。vSG=0时器件截止。W的尺寸取垂直页面方向


1. 晶体管结构
图3.11为P沟道增强型晶体管的简易剖面图。这里的衬底为N型半导体，源极和漏极区域为P型半导体。沟道长度、沟道宽度和氧化物厚度的参数定义与图3.5(a)中的NMOS器件相同。
2. 晶体管的基本工作原理
除了载流子为空穴而不是电子，P沟道器件的工作原理和N沟道器件相同。为了在氧化物下方的沟道区形成一个空穴反型层，需要在栅极加一个负电压。P沟道器件的开启电压表示为VTP
清晰起见，PMOS和NMOS器件使用不同的开启电压参数。。因为开启电压定义为产生反型层所需要的栅极电压，所以对于P沟道增强型器件而言，VTP<0。
一旦形成反型层，P型源极区域就成为载流子的来源，空穴从源极向漏极移动。需要一个负的漏极电压在沟道中产生电场，使空穴在电场力的作用下从源极向漏极运动。所以PMOS晶体管的电流方向通常为从源极流入、漏极流出。PMOS器件规定的电流方向和电压极性与NMOS器件相反。
注意图3.11中反的电压下标顺序。当vSG>0时，栅极电压相对于源极电压为负。同样，当vSD>0时，漏极电压相对于源极电压为负。
3.1.5理想MOSFET的电流电压特性——PMOS器件

P沟道增强型器件的理想电流电压特性和图3.10所示的基本相同。注意漏极电流的方向为从漏极流出，vDS变为vSD。饱和点由vSD(sat)=vSG+VTP给出。工作在非饱和区的P沟道器件的电流为

iD=Kp［2(vSG+VTP)vSD-v2SD］(3.4a)
工作在饱和区时的电流为
iD=Kp(vSG+VTP)2(3.4b)

漏极电流从漏极流出。参数Kp为P沟道器件的传导参数，由下式给出： 
Kp=WμpCox2L(3.5a)
其中，W、L和Cox如前面所定义，分别为沟道宽度、沟道长度和氧化物单位面积上的电容量。μp为空穴反型层中空穴的迁移率。通常，空穴反型层迁移率要小于电子反型层迁移率。
还可以把式(3.5a)写成下面的形式： 
Kp=k′p2·WL(3.5b)
其中，k′p=μpCox。
当P沟道MOSFET工作在饱和区时，有
vSD>vSD(sat)=vSG+VTP(3.6)
例题3.2求解使P沟道增强型MOSFET工作在饱和区的源漏电压。已知P沟道增强型MOSFET的Kp=0.2mA/V2,VTP=-0.50V,iD=0.50mA。
解： 在饱和区，漏极电流由下式给出： 
iD=Kp(vSG+VTP)2
即
0.50=0.2(vSG-0.50)2
可以得出
vSG=2.08V
为了使此P沟道MOSFET偏置在饱和区，必须满足
vSD>vSD(sat)=vSG+VTP=2.08-0.5=1.58V
点评： 晶体管工作在饱和区还是非饱和区，和栅源及漏源电压都有关。
练习题3.2某PMOS器件的开启电压VTP=-1.2V，当vSG=3V且vSD=5V时，iD=0.5mA。计算以下漏极电流： ①vSG=2V，vSD=3V； ②vSG=5V，vSD=2V。
答案： ①0.0986mA，②1.72mA。
3.1.6电路符号和规范
N沟道增强型MOSFET的传统电路符号如图3.12(a)所示。垂直的实线表示栅极，垂直的虚线表示沟道(虚线表示器件为增强型)，栅极线和沟道线分开表明氧化物使栅极和沟道绝缘。衬底和沟道之间的PN结极性用位于基体或衬底电极的箭头表示，箭头的方向表明晶体管的类型，如图所示为一个N沟道器件。该符号给出了MOSFET器件的四端子结构。


图3.12N沟道增强型MOSFET(a) 传统电路符号； (b) 本教材中将使用的电路符号； (c) 更高级的教材中使用的简化电路符号


在本书大多数的应用实例中，都隐含假设源极和衬底连接在一起。在电路中给每个晶体管都显式地画一个衬底电极比较多余，而且使电路看起来更加复杂。一般用图3.12(b)所示的电路符号来替代。在这个符号中，箭头位于源极，它指出电流的方向，对于N沟道器件来说是从源极流出。通过在电路符号中包含箭头，就不再需要明确标出器件的源极和漏极。除了一些特殊的应用，本教材中都将采用这种电路符号。
在更高级的教材和期刊论文中，通常采用图3.12(c)所示的N沟道MOSFET电路符号。其中栅极是明显的，隐含表示顶端电极为漏极，底端电极为源极。此时顶端的漏极电压通常要比底端大。为清晰起见，在这种导论性质的课程中，将采用图3.12(b)所示的电路符号。
P沟道增强型MOSFET的传统电路符号如图3.13(a)所示。注意衬底上的箭头方向和N沟道增强型MOSFET相反。该符号再次给出MOSFET器件的四端子结构。


图3.13P沟道增强型MOSFET(a) 传统电路符号； (b) 本教材中将使用的电路符号； (c) 更高级的教材中使用的简化电路符号


本教材中将采用图3.13(b)所示的P沟道增强型MOSFET电路符号。在这个符号中，箭头位于源极，它指出电流的方向，对于P沟道器件来说，电流从源极流入。

在更高级的教材和期刊论文中，通常采用图3.13(c)所示的P沟道MOSFET电路符号。同样，栅极是明显的，但是用了一个小圆圈来表明这是一个PMOS器件。隐含表示顶端电极为源极，底端电极为漏极。此时顶端的源极电压通常要比底端大。同样，清晰起见，在这种导论性质的课程中，将采用图3.13(b)所示的电路符号。

3.1.7其他MOSFET结构和电路符号
在开始分析MOSFET电路之前，将在N沟道和P沟道增强型MOSFET器件基础上介绍两种其他的MOSFET结构。
1. N沟道耗尽型MOSFET
图3.14(a)所示为N沟道耗尽型MOSFET的剖面图。当栅极电压为0时，氧化物下方存在一个N沟道区域或反型层，这是由于在器件制作过程中掺入了某种杂质。这个N区域将N型的源极和漏极连通，所以即使栅极电压为零，也能在沟道中产生漏源电流。耗尽型这个词意味着即使栅极电压为零，沟道也会存在； 而要使N沟道耗尽型MOSFET截止，必须在其栅极加负电压。
图3.14(b)所示为加负栅源电压时的N沟道耗尽型MOSFET。负的栅极电压在氧化物下方产生空间电荷区，从而使N沟道区域的厚度减小，沟道厚度的减小使沟道导电性降低，进而减小了漏极电流。当栅极所加电压和开启电压相等时(对于此器件开启电压为负)，感应的空间电荷区扩展到了整个N沟道区，电流变为零。而正的栅极电压会产生电子聚集层，如图3.14(c)所示，它使漏极电流增大。N沟道耗尽型MOSFET的iDvDS关系曲线族如图3.15所示。


图3.14N沟道耗尽型MOSFET的剖面图(a) vGS=0； (b) vGS<0； (c) vGS>0




图3.15N沟道耗尽型MOSFET的iDvDS关系曲线族。再次注意，电压vDS(sat)是每条曲线上的一个点


由式(3.2a)和式(3.2b)给出的电流电压特性同时适用于增强型和耗尽型N沟道器件。唯一不同的是，增强型MOSFET的开启电压VTN为正，而耗尽型MOSFET的开启电压为负。虽然采用相同的公式来描述增强型和耗尽型N沟道器件的电流电压特性，清晰起见，使用不同的电路符号。
N沟道耗尽型MOSFET的传统电路符号如图3.16(a)所示。描述沟道的垂直实线表明器件为耗尽型。比较图3.12(a)和图3.16(a)可以看出，增强型和耗尽型符号的唯一差别是用来表示沟道的虚线和实线。


图3.16N沟道耗尽型MOSFET： (a) 传统电路符号； (b) 简化电路符号


图3.16(b)为简化的N沟道耗尽型MOSFET电路符号，箭头仍然标在源极，表示出电流的方向，对于N沟道器件来说电流方向是从源极流出。加粗的实线表示耗尽型沟道区。需要再次说明的是，耗尽型和增强型器件采用不同的电路符号，只是为了在电路图中比较清晰。

2. P沟道耗尽型MOSFET
图3.17所示为P沟道耗尽型MOSFET的剖面图，同时给出偏置状态和电流方向。在耗尽型器件中，即使栅极电压为零，在氧化物下方也已经存在一个空穴沟道区。要使该器件截止，需要在栅极加正向电压。因此，P沟道耗尽型MOSFET开启电压的数值为正(VTP>0)。


图3.17P沟道耗尽型MOSFET的剖面图，给出栅极电压为零时氧化物下方的P沟道


P沟道耗尽型MOSFET的常用和简化电路符号如图3.18所示。简化电路符号中代表沟道区的加粗实线表明器件为耗尽型。箭头仍然位于源极，它指出电流的方向。


图3.18P沟道耗尽型MOSFET(a) 传统电路符号； (b) 简化电路符号


3. 互补MOSFET
互补MOS(CMOS)工艺在同一个电路中使用N沟道和P沟道器件。图3.19所示为制作在同一芯片上的N沟道和P沟道器件的剖面图。通常，CMOS电路制作起来比单纯的NMOS或PMOS电路复杂得多。而在随后的章节中将会看到，CMOS电路与单纯的NMOS或PMOS电路相比，具有很多优势。



图3.19采用P阱CMOS工艺制作的N沟道和P沟道晶体管的剖面图


为了制作电气对称的N沟道和P沟道器件，必须使N沟道和P沟道器件的开启电压和传导参数都相同。由于通常情况下μn和μp并不相等，通过调整晶体管的宽长比来设计对等的晶体管。
3.1.8晶体管工作原理小结
前面介绍了MOS晶体管工作原理的一阶模型。对于N沟道增强型MOSFET，必须加一个大于开启电压VTN的正栅源电压来产生电子反型层。当vGS>VTN时，器件导通。对于N沟道耗尽型器件，即使vGS=0，源极和漏极之间的导电沟道也会存在。其开启电压为负值，因此需要加一个负的vGS电压来使器件截止。
对于P沟道器件，所有的电压极性和电流方向都和NMOS器件相反。P沟道增强型晶体管的VTP<0，而耗尽型PMOS晶体管的VTP>0。
表3.1列出了描述MOS器件iv特性的一阶公式。注意Kn和Kp为正值，对于NMOS器件，漏极电流iD以流入漏极的方向为正； 而对于PMOS器件，漏极电流iD以流出漏极的方向为正。


表3.1MOSFET电流电压特性小结



NMOSPMOS

非饱和区(vDS<vDS(sat))
iD=Kn［2(vGS-VTN)vDS-v2DS］

iD=
Kp［2(vSG+VTP)vSD-v2S］

饱和区(vDS>vDS(sat))
iD=Kn［2(vGS-VTN)vDS-v2DS］

iD=Kp(vSG+VTP)2

转移点
vDS(sat)=vGS-VTN
vSD(sat)=vSG+VTP
增强型
VTN>0
VTP<0
耗尽型
VTN<0
VTP>0
3.1.9短沟道效应

由式(3.2a)和式(3.2b)给出的N沟道器件的电流电压特性，以及由式(3.4a)和式(3.4b)给出的P沟道器件的电流电压特性，都是针对长沟道器件的理想特性。长沟道器件的沟道长度通常大于2μm。在这种器件中，由漏极电压感应的沟道水平方向电场和由栅极电压感应的垂直方向电场可以独立处理。而目前所用的MOS器件沟道长度大约在0.2μm的量级或者更短。
在短沟道器件中，存在几种会影响或改变长沟道器件电流电压特性的效应。其一是开启电压的变化。开启电压的值是沟道长度的函数，在这类MOS器件的设计和生产过程中必须考虑这个变化。此时，开启电压也是漏极电压的函数。随着漏极电压的增大，有效开启电压下降，这种效应也会影响器件的电流电压特性。

工艺传导参数k′n和k′p直接和载流子迁移率相关。前面曾假设过载流子迁移率和工艺传导参数是恒定的，但载流子迁移率是反型层中垂直电场的函数，随着栅极电压和垂直电场的增加，载流子迁移率会下降。这种结果也会直接影响器件的电流电压特性。
发生在短沟道器件中的另一个效应是速度饱和。随着水平电场的增加，载流子的速度到达一个稳定值，不再随着漏极电压的增加而增加。速度饱和将使得饱和电压vDS(sat)的值下降。漏极电流将在vDS电压较小时就达到饱和值。在饱和区，漏极电流也变成了栅极电压的一个近似线性函数，而不是长沟道特性中所描述的栅极电压的二次函数。
虽然现代MOSFET电路分析必须考虑这些短沟道特性，在本书这样的导论性教材中还将使用长沟道电流电压特性。使用理想的长沟道电流电压特性，仍可以对这些器件以及MOSFET电路的工作原理和特性有一个基本的了解。
3.1.10其他非理想电流电压特性
MOS晶体管的电流电压特性的5个非理想效应为： 饱和区的有限输出电阻、衬底效应、亚阈值传导系数、击穿效应和温度效应。本节将依次对这些效应进行分析。
1. 饱和区的有限输出电阻
在理想情况下，当MOSFET工作在饱和区时，漏极电流iD独立于漏源电压vDS。然而对于实际的MOSFET，iDvDS关系特性曲线中，在饱和点外并不存在零斜率曲线。当vDS>vDS(sat)时，沟道中反型电荷趋于零的实际位置从漏极移开，如图3.9(d)所示。于是有效的沟道长度减小，产生的这种现象称为沟道长度调制。
一个夸张的电流电压特性如图3.20所示。这些曲线可以反向延长与电压轴交于一点vDS=-VA。通常定义电压VA为一个正的量。饱和区曲线的斜率可以通过如下iDvDS关系式来描述。对于N沟道器件，有
iD=Kn［(vGS-VTN)2(1+λvDS)］（3.7）
其中，λ为一个正的量，称为沟道长度调制参数。


图3.20iDvDS关系特性曲线族，标示出在沟道长度调制影响下的有限输出电阻


参数λ和VA是相关的。由式(3.7)可得，在延长线上iD=0处有(1+λvDS)=0。在这一点vDS=-VA，也就意味着VA=1/λ。
由沟道长度调制引起的输出电阻定义为
ro=iDvDS-1vGS=const.(3.8)
根据式(3.7)，求出Q点的输出电阻为
ro=［λKn(VGSQ-VTN)2］-1(3.9a)
或

ro≈［λIDQ］-1=1λIDQ=
VAIDQ(3.9b)
输出电阻ro也是MOSFET小信号等效电路的一个因子，有关内容将在下一章中讨论。
2. 衬底效应
到目前为止，都假设衬底和源极连接在一起。在这种偏置状态下，开启电压是一个常数。
而在集成电路中，所有N沟道MOSFET的衬底通常是共用的，且连接在电路中电位最低的电极上。图3.21给出两个N沟道MOSFET相串联的一个例子。两个晶体管共用一个P型衬底，M1的漏极和M2的源极共用。当两个MOS晶体管导通时，在M1上存在非零的漏源电压，这意味着M2的源极和衬底处于不同的电位。这种偏压状况意味着在源极和衬底之间的PN结两端存在零偏压或反向偏压。源极和衬底之间结电压的变化将改变开启电压，这种现象称为衬底效应。P沟道器件中也存在相同的情况。

以图3.22所示的N沟道MOS器件为例，为了获得零偏置或反向偏置的源衬PN结，必须使vSB>0，此时的开启电压为
VTN=VTNO+γ［2f+vSB-2f］(3.10)
其中，VTNO为vSB=0时的开启电压； γ称为衬底效应阈值或衬底效应参数，它和器件性质有关，其典型值约为0.5V1/2。f为半导体参数，它的典型值约为0.35V，是半导体掺杂的函数。由式(3.10)可以看出，衬底效应导致N沟道器件的开启电压上升。



图3.21在同一个衬底上制作的两个串联N沟道MOSFET，
晶体管M2的源极S2很有可能不处于地电位




图3.22带衬底电压的N沟道
增强型MOSFET



衬底效应引起开启电压的变化，进而导致电路性能的下降。但简单起见，在电路分析中通常忽略衬底效应。

3. 亚阈值传导
当考虑工作在饱和区的N沟道MOSFET的电流电压特性时，由式(3.2b)可得
iD=Kn(vGS-VTN)2
将等式两边开方得到
iD=Kn(vGS-VTN)(3.11)
由式(3.11)可以看出，id是vGS的线性函数。图3.23给出这种理想关系曲线。


图3.23工作在饱和区时MOSFET的iDvGS曲线，图中示出亚阈值传导。实验表明，甚至在vGS<VTN时也存在亚阈值电流

图3.23中也画出了实验结果，曲线显示当vGS略小于VTN时，如前面所假设的，漏极电流并不为零，这种电流称为亚阈值电流。这种影响对单个器件来可能不突出，但是如果集成电路上成千上万的器件的偏置电压都略低于开启电压，那么电源电流将不为零，导致集成电路中有很大的功率损耗。第16章将会看到一个动态随机存取存储器(DRAM)的例子。
简单起见，本书将不专门考虑亚阈值电流。而当电路中的MOSFET需要关断时，正确的电路设计是把器件偏压设置为开启电压以下零点几伏，以达到真正的截止。
4. 击穿效应
在MOSFET中会发生几种可能的击穿效应。第一种是当所加的漏极电压过高或发生雪崩式倍增时，漏衬之间的PN结发生的击穿。这种击穿和1.2.5节所讨论的反向偏置PN结的击穿相同。
随着器件的尺寸越来越小，第二种称为穿通的击穿机制变得很严重。当漏极电压足够大，漏极周围的耗尽区贯穿沟道而完全扩展到源极时，发生穿通。这种效应也将导致微小的漏极电压增加引起漏极电流急剧上升。
第三种为近雪崩击穿或突发击穿。这种击穿过程是由MOSFET的二阶效应引起的。源衬漏的结构等效于一个双极型晶体管。随着器件的尺寸缩小，将会发现随着漏极电压的增加，会产生一个寄生的双极型晶体管效应。这种寄生会加剧击穿效应。
如果氧化物中的电场变得足够大，氧化物层也会发生击穿，这将导致灾难性的损坏。在二氧化硅中发生击穿时的电场约为6×106V/cm，其一阶近似值由式Eox=VG/tox给出。大约30V的栅极电压将导致厚度为tox=5的氧化物击穿。而通常取安全裕量系数为3，这就意味着当tox=5时的最大栅极安全电压是10V。因为氧化物中可能存在瑕疵，降低击穿电场，所以安全裕量很有必要。同时必须记住，栅极的输入阻抗非常高，栅极的少量静电荷聚集就可能超过击穿电压。为了防止MOSFET栅极电容上静电电荷的聚集，通常在MOS集成电路的输入端设计一个栅极保护器件，譬如反向偏置的二极管。
5. 温度效应
开启电压VTN和传导参数Kn都是温度的函数。开启电压的值随着温度的下降而下降，这意味着对于给定的VGS，漏极电流将随着温度的升高而增加。而传导参数是反型载流子迁移率的直接函数，它随着温度的增加而降低。由于迁移率受温度的影响要大于开启电压受温度的影响，所以对于给定的VGS，当温度增加时，总体效应是漏极电流减小。这种特殊的结果在功率MOSFET中提供了一种负反馈效果，下降的Kn值自然限制了沟道电流，并保证功率MOSFET的稳定性。
理解测试题3.1(1)某N沟道增强型MOSFET的开启电压VTN=1.2V，所加的栅源电压vGS=2V。当VDS分别为0.4V、1V和5V时，求解器件的工作区域。
(2) 将(1)中的器件改为开启电压VTN=-1.2V的N沟道耗尽型MOSFET，再次求解。
答案： (1) ①非饱和区； ②饱和区； ③饱和区。
(2) ①非饱和区； ②非饱和区； ③饱和区。
理解测试题3.2理解测试题3.1所描述的NMOS器件的参数为W=20μm，L=0.8μm，tox=200，μn=500cm2/V-s,λ=0。①计算每个器件的传导参数Kn； ②计算TYU 3.1中列出的每个偏置条件下的漏极电流。
答案： ①Kn=1.08mA/V2； ②iD=0.518mA、0.691mA和0.691mA，iD=2.59mA、5.83mA和11.1mA。
理解测试题3.3(1)某P沟道增强型MOSFET的开启电压VTP=-1.2V，所加的源栅电压vSG=2V。当vSD=0.4V(①)，vSD=1V(②)，vSD=5V(③)时，求解器件的工作区域； 
(2) 将(1)中的器件改为开启电压VTP=+1.2V的P沟道耗尽型MOSFET，再次求解。
答案： (1)①非饱和区； ②饱和区； ③饱和区。(2) ①非饱和区； ②非饱和区； ③饱和区。
理解测试题3.4理解测试题3.3所描述的PMOS器件的参数为W=10μm，L=0.8μm，tox=200，μp=300cm2/V-s,λ=0。①计算每个器件的传导参数Kp。②计算TYU 3.3中所列出的每个偏置条件下的漏极电流。
答案： ①Kp=0.324mA/V2。②iD=0.156mA、0.207mA和0.207mA； iD=0.778mA、1.75mA和3.32mA。
理解测试题3.5增强型NMOS器件的参数为VTN=0.25V，Kn=10μA/V2，器件偏置在vGS=0.5V。①当λ=0时，分别计算vDS=0.5V、vDS=1.2V时的漏极电流。②λ=0.03V-1时，分别计算vDS=0.5V、vDS=1.2V时的漏极电流。③计算①和②中的输出电阻ro。
答案： ①iD=0.625μA。②iD=0.6344μA； iD=0.6475μA。③在①中，ro=∞； 在②中，ro=53.3MΩ。
理解测试题3.6NMOS晶体管的参数为VTNO=0.4V，γ=0.15V1/2和f=0.35V，在以下条件下分别计算开启电压： ①vSB=0； ②vSB=0.5V； ③vSB=1.5V。
答案： ①0.4V； ②0.439V； ③0.497V。
3.2MOSFET直流电路分析
目标： 理解并熟悉MOSFET电路的直流分析和设计方法。
在上一节中，讨论了MOSFET的基本性质和特性。本节将开始分析和设计MOS晶体管的直流偏置电路。本章余下部分的一个主要目的是继续熟悉并掌握MOS晶体管和MOSFET电路。作为本章的核心内容，MOSFET的直流偏置是放大电路设计中重要部分。MOSFET放大电路设计是下一章的核心内容。
本章将要介绍的大多数电路中，采用电阻来连接MOS晶体管。而在实际的MOSFET集成电路中，电阻一般用其他的MOSFET代替，因此电路全部由MOS器件组成。一般而言，MOSFET器件比电阻占用的面积要小。在本章的学习过程中，将会明白这是如何实现的，本章结束时，将真正分析和设计只含有MOSFET的电路。
在MOSFET电路的直流分析中，可以利用3.1节中表3.1所列出的理想电流电压特性方程。
3.2.1共源电路


图3.24NMOS共源电路


MOSFET电路的一种基本结构为共源电路。图3.24给出这类电路的一个示例，它采用N沟道增强型MOSFET。其中源极接地，并且和电路的输入和输出部分共地。耦合电容CC对直流信号相当于开路，但它允许交流信号电压耦合到MOSFET的栅极。



图3.25(a) NMOS共源电路的直流等效电路； (b) 例题3.3中的NMOS电路，给出电流和电压值


直流等效电路如图3.25(a)所示。在下面的直流分析中，再次使用直流电流和电压的符号。由于流入MOS晶体管的栅极电流为零，栅极电压可以根据图中所示的分压器求得，即
VG=VGS=R2R1+R2VDD(3.12)
假设由式(3.12)求得的栅源电压大于VTN，并且MOS晶体管偏置在饱和区，则漏极电流为
ID=Kn(VGS-VTN)2(3.13)
漏源电压为
VDS=VDD-IDRD(3.14)
如果VDS>VDS(sat)=VGS-VTN，则如开始时所假设的，MOS晶体管偏置在饱和区，上述分析是正确的。如果VDS<VDS(sat)，则MOS晶体管偏置在非饱和区，并且漏极电流由更加复杂的特性方程(3.2a)给出。
由于没有栅极电流，消耗在MOS晶体管上的功率可以简单地写为
PT=IDVDS(3.15)
例题3.3计算N沟道增强型MOSFET构成的共源电路的漏极电流和漏源电压，并计算消耗在MOS晶体管上的功率。对于图3.25(a)所示的电路，假设R1=30kΩ，R2=20kΩ，RD=20kΩ，VDD=5V，VTN=1V及Kn=0.1mA/V2。
解： 由图3.25(b)所示的电路和式(3.12)可得
VG=VGS=R2R1+R2VDD=2020+30×5=2V
假设MOS晶体管偏置在饱和区，则漏极电流为
ID=Kn(VGS-VTN)2=0.1×(2-1)2=0.1mA
漏源电压为
VDS=VDD-IDRD=5-0.1×20=3V
消耗在MOS晶体管上的功率为
PT=IDVDS=0.1×3=0.3mW
点评： 由于VDS=3V>VDS(sat)=VGS-VTN=2-1=1V，MOS晶体管确实偏置在饱和区，所以上述分析是有效的。直流分析得到的漏极电流和漏源电压静态值(Q点)，通常表示为IDQ和VDSQ。
练习题3.3图3.25(a)所示MOS晶体管的参数为VTN=0.35V，Kn=25μA/V2。电路参数为VDD=2.2V，R1=355kΩ，R2=245kΩ和RD=100kΩ。计算ID、VGS和VDS。
答案： ID=7.52μA，VGS=0.898V，VDS=1.45V。
图3.26(a)所示为P沟道增强型MOSFET组成的共源电路。其中源极接+VDD，它在交流等效电路中为信号地，因此这个电路称为共源电路。


图3.26(a) PMOS共源电路； (b) 例题3.4中的PMOS共源电路，给出偏置在饱和区的假设不正确时的电流和电压值； (c) 例题3.4中的电路，给出偏置在非饱和区的假设正确时的电流和电压值


直流分析和N沟道MOSFET电路基本相同。栅极电压为
VG=R2R1+R2（VDD）（3.16）
源栅电压为
VSG=VDD-VG(3.17)
假设VGS<VTP或VSG>|VTP|，而且晶体管偏置在饱和区，则漏极电流为
ID=Kp(VSG+VTP)2(3.18)
源漏电压为
VSD=VDD-IDRD(3.19)
如果VSD＞VSD(sat)=VSG+VTP，则如前面所假设，MOS晶体管确实偏置在饱和区。反之，如果VSD<VSD(sat)，则MOS晶体管偏置在非饱和区。
例题3.4计算P沟道增强型MOSFET组成的共源电路的漏极电流和源漏电压。在图3.26(a)所示的电路中，假设
R1=R2=50kΩ，VDD=5V，RD=7.5kΩ，VTP=-0.8V，Kp=0.2mA/V2。
解： 由图3.26(b)所示的电路和式(3.16)可得
VG=R2R1+R2(VDD)=5050+50×5=2.5V
由此，源栅电压为
VSG=VDD-VG=5-2.5=2.5V
假设MOS晶体管偏置在饱和区，则漏极电流为
ID=Kp(VSG+VTP)2=0.2×(2.5-0.8)2=0.578mA
源漏电压为
VSD=VDD-IDRD=5-0.578×7.5=0.665V
因为VSD=0.665V，并不比VSD(sat)=VSG+VTP=2.5-0.8=1.7V大，所以P沟道MOSFET并非偏置在饱和区，即初始的假设不成立。
在非饱和区的漏极电流应当为
ID=Kp［2(VSG+VTP)VSD-V2SD］
源漏电压为
VSD=VDD-IDRD
联合求解以上两个方程，得出

ID=Kp［2(VSG+VTP)(VDD-IDRD)-(VDD-IDRD)2］
即
ID=(0.2)［2×(2.5-0.8)(5-ID(7.5))-(5-ID(7.5))2］
求解这个二次方程，可以得到ID： 
ID=0.515mA
同时也可求得
VSD=1.14V
由此，VSD<VSD(sat)，验证了MOS晶体管确实偏置在非饱和区。
点评： 在二次方程求解ID时得出了另一个解VSD=2.93V。这个VSD值大于VSD(sat)，而由于开始时假设MOS晶体管偏置在非饱和区，所以VSD=2.93V不是方程的有效解。
练习题3.4图3.26(a)中MOS晶体管的参数为VTP=-0.6V，Kp=0.2mA/V2。电路偏置在VDD=3.3V。假设R1∥R2=300kΩ。设计电路，使得IDQ=0.5mA，VSDQ=2.0V。
答案： R1=885kΩ，R2=454kΩ，RD=2.6kΩ。
计算机分析题3.1通过PSpice分析，验证例题3.4的结果。
如例题3.4所示，开始时可能不知道MOS晶体管偏置在饱和区还是非饱和区。求解方法是首先根据经验作一假设，然后再验证假设。如果假设被证明不成立，则必须改变假设，并重新分析电路。在包含MOSFET的线性放大电路中，晶体管一般偏置在饱和区。


图3.27例题3.5的电路


例题3.5设计一个MOSFET电路，使其在正负电源下工作，并满足一组设计指标。
(1) 设计指标： 待设计的电路结构如图3.27所示。设计电路，使得IDQ=0.5mA，VSDQ=4V。
(2) 器件选型： 在最终的设计中使用标准电阻。可提供一个参数为k′n=80μA/V2，(W/L)=6.25和VTN=1.2V的晶体管。
解： 假设晶体管偏置在饱和区，则有
IDQ=Kn(VGS-VTN)2
传导参数为

Kn=k′n2·WL=
0.0802×6.25=0.25mA/V2
求解栅源电压，可以发现，为了产生指标中的漏极电流，所需的栅源电压为
VGS=IDQKn+VTN=0.50.25+1.2
即
VGS=2.614V
因为栅极电流为零，所以栅极处于地电位。则源极电压为VS=-VGS=-2.614V。源极电阻的值可由下式求得： 
RS=VS-V-IDQ=-2.614-(-5)0.5
即
RS=4.77kΩ
漏极电压可以确定为
VD=VS+VDS=-2.614+4=1.386V
漏极电阻的值为
RD=V+-VDIDQ=5-1.3860.5
即
RD=7.23kΩ
可以注意到
VDS=4V>VDS(sat)=VGS-VTN=2.61-1.2=1.41V
这意味着晶体管确实偏置在饱和区。
折中考虑： 最接近的标准电阻值为RS=4.7kΩ，RD=7.5kΩ。
可以由下式求得栅源电压
VGS+IDRS-5=0
其中
ID=Kn(VGS-VTN)2
利用标准电阻值，可以VGS=2.622V，IDQ=0.506mA，VDSQ=3.83V。在这个例子中，漏极电流在设计指标的1.2%误差范围内，漏源电压在设计指标的4.25%误差范围内。
点评： 记住流入栅极的电流为零这一点非常重要，既然这样，电阻RG上的压降就为零。
设计指南： 在一个使用分立元件的实际电路设计中，需要选择和设计值最接近的标准电阻值。同时，还需要考虑分立电阻的容差。在最终的设计中，实际的漏极电流、漏源电压和设计指标之间有偏差。不过和设计指标之间的这个细微偏差在很多应用中都不是问题。

练习题3.5图3.28中晶体管的标称参数为VTN=0.6V和Kn=0.5mA/V2。①求解静态值VGSQ、IDQ和VDSQ。②若VTN和Kn的值变化±5%，求解ID和VDS的范围。
答案： ①VGSQ=1.667V，IDQ=0.5689mA，VDSQ=2.724V； ②0.5105≤ID≤0.6314mA，2.474≤VDS≤2.958V。
下面考虑一个偏置在正负电压下的P沟道器件的例子。
例题3.6设计一个P沟道MOSFET电路，正负电源供电，带有一个源极电阻RS，满足一组设计指标。
(1) 设计指标： 待设计的电路结构如图3.29所示。设计电路，使得IDQ=100μA、VSDQ=3V和VRS=0.8V。注意，VRS是电阻RS上的压降。较大的偏置电阻取值为200kΩ，它可能是R1或R2。
(2) 器件选型： 可提供一个参数为Kp=100μA/V2和VTP=-0.4V的晶体管。传导参数可能变化±5%。



图3.28练习题3.5的电路




图3.29例题3.6的电路



解： 假设晶体管偏置在饱和区，则有
IDQ=Kp(VSG+VTP)2
求解源栅电压，得到所需的源栅电压的值为
VSG=IDQKp-VTP=100100-(-0.4)
即
VSG=1.4V
可以注意到VSDQ的设计值为

VSDQ=3V>VSDQ(sat)=VSGQ+VTP=1.4-0.4=1V
因此晶体管将偏置在饱和区。栅极对地的电位为

VG=V+-VRS-VSG=2.5-0.8-1.4=0.3V
因为VG>0，电阻R2将是两个偏置电阻中的较大者，于是令R2=200kΩ。那么流过R2的电流为
IBias=VG-V-R2=0.3-(-2.5)200=0.014mA
因为R1中流过的电流与此相同，由此可以求得R1的值为
R1=V+-VGIBias=2.5-0.30.014
得出
R1=157kΩ
源极电阻的值可由下式得出
RS=VRSIDQ=0.80.1
即
RS=8kΩ
漏极的电压为
VD=V+-VRS-VSD=2.5-0.8-3=-1.3V
则漏极的电阻为
RD=VD-V-IDQ=-1.3-(-2.5)0.1

即RD=12kΩ。
折中考虑： 如果传导参数
Kp在±5%的范围内变化，静态漏极电流IDQ和源漏电压VSDQ将发生变化。利用前面的设计中求解的电阻值，可以发现如下结果
KpVSGQIDQVSDQ
95μA/V21.416V98.0μA3.04V
105μA/V21.385V101.9μA2.962V
±5%±1.14%±2%±1.33%



图3.30练习题3.6的电路


点评： 可以发现，Q点值的偏移小于Kp的变化。在设计中引入RS，可以稳定Q点。
练习题3.6观察图3.30所示电路。晶体管的标称参数为VTP=-0.30V和Kp=120μA/V2。①计算VSG、ID和VSD。②如果开启电压变化±5%，求解ID的变化。
答案： ①VSG=1.631V，ID=0.2126mA,VSD=3.295V； ②0.2091≤ID≤0.2160mA。
计算机分析题3.2利用PSpice仿真，验证设计例题3.6中的电路设计。同时研究当电阻值在±10%的范围内变化时，Q点值的变化情况。
3.2.2负载线和工作模式
负载线有助于将MOSFET偏置在哪个工作区可视化。再次观察图3.25(b)所示的共源电路。写出漏源回路的基尔霍夫电压方程，得到式(3.14)，这就是负载线方程，它给出漏极电流和漏源电压之间的线性关系。

图3.31给出例题3.3晶体管的vDS(sat)特性。负载线由下式给出
VDS=VDD-IDRD=5-ID（20）（3.20a）
即
ID=520-VDS20mA（3.20b）
也在图中画出了负载线。负载线的两个端点由常规的方法确定： 如果ID=0，则VDS=5V； 如果VDS=0，则ID=5/20=0.25mA。如图所示，晶体管的Q点由直流漏极电流和漏源电压给出，它总是在负载线上。图中还画出了几条晶体管的特性曲线。


图3.31图3.25(b)所示NMOS共源电路的晶体管特性、vDS(sat)曲线、负载线和Q点


如果栅源电压小于VTN，则漏极电流为零，晶体管截止。当栅源电压刚好大于VTN时，晶体管导通，并且偏置在饱和区。随着VGS的增加，Q点沿着负载线上移。转移点是饱和区和非饱和区的分界点，它被定义为电压VDS=VDS(sat)=VGS-VTN的点。随着VGS增大到转移点以上，晶体管偏置在非饱和区。
例题3.7确定共源电路的转移点参数。观察图3.25(b)所示的电路，假设晶体管的参数为VTN=1V和Kn=0.1mA/V2。
解： 在转移点
VDS=VDS(sat)=VGS-VTN=VDD-IDRD
漏极电流仍为
ID=Kn(VGS-VTN)2
联合求解以上两个方程，可得
VGS-VTN=VDD-KnRD(VGS-VTN)2
重新整理这个方程得到
KnRD(VGS-VTN)2+(VGS-VTN)-VDD=0
即
(0.1)(20)(VGS-VTN)2+(VGS-VTN)-5=0
求解这个二次方程得到
VGS-VTN=1.35V=VDS
因此
VGS=2.35V
和
ID=0.1×(2.35-1)2=0.182mA
点评： 当VGS<2.35V时，晶体管偏置在饱和区； 当VGS>2.35V时，晶体管偏置在非饱和区。
练习题3.7观察图3.30中的电路。使用练习题3.6所描述的晶体管标称参数，画出负载线并求解转移点的参数。
答案： VSG=2.272V，ID=0.4668mA，VSD=1.972V。
解题技巧： MOSFET直流分析。
分析MOSFET电路的直流响应，需要知道偏置情况(饱和区还是非饱和区)。在某些情况下，偏置情况可能不明显，这意味着不得不先猜测偏置状态，然后通过分析电路来确定求解结果是否和开始的猜测一致。为此，可以： 
(1) 假设晶体管偏置在饱和区，这时有VGS＞VTN，ID＞0，并且VDS＞VDS(sat)。
(2) 用饱和区的电流电压关系分析电路。
(3) 评估所得结果中晶体管的偏置状态。如果在第(1)步中假设的参数值是有效的，则说明一开始的假设是正确的； 如果VGS＜VTN，则晶体管很可能截止； 而如果VDS＜VDS(sat)，则晶体管很有可能偏置在非饱和区。
(4) 如果开始的假设被证明是不正确的，那么需要做一个新的假设，并重新分析电路，然后重复第(3)步。
3.2.3其他MOSFET电路结构： 直流分析
除了刚刚考虑的采用四电阻结构偏置的基本共源电路之外，还有其他MOSFET电路结构，本节将讨论其中的几个例子。而集成MOSFET放大电路一般用恒流源偏置。例题3.8给出使用理想恒流源的方法。
例题3.8设计一个使用恒流源偏置的MOSFET电路，使之满足一组指标要求。
(1) 设计指标： 待设计的电路结构如图3.32(a)所示。设计电路，使得静态工作点的值为IDQ=250μA和VD=2.5V。


图3.32(a) 恒流源偏置的NMOS共源电路;  (b) 直流等效电路


(2) 器件选型： 可提供一个标称参数为VTN=0.8V，k′n=80μA/V2，W/L=3的晶体管。假设k′n的变化范围为±5％。
解： 直流等效电路如图3.32(b)所示。由于vi=0，栅极处于地电位，RG中没有电流流过。
已知ID=IDQ=250μA。假设晶体管偏置在饱和区，则有
ID=k′n2·
WL(VGS-VTN)2
或
250=802·(3)(VGS-0.8)2
得出
VGS=2.24V
源极的电压为
VS=-VGS=-2.24V
漏极电流也可以写为
ID=5-VDRD
对于VD=2.5V，有
RD=5-2.50.25=10kΩ
漏源电压为
VDS=VD-VS=2.5-(-2.24)=4.74V
由于VDS=4.74V>VDS(sat)=VDS-VTN=2.24-0.8=1.44V，晶体管偏置在饱和区，和最初的假设一致。
折中考虑： 注意，即使k′n变化，漏极电流也保持不变。对于76≤k′n≤84μA/V2，VGSQ的变化为2.209V≤VGSQ≤2.281V，VDSQ的变化为
4.709V≤VDSQ≤4.781V。当k′n变化±5％时，VDSQ的变化只有±0.87％。
点评： MOSFET电路可以用恒流源偏置，将会看到，该恒流源由其他MOS电路组成。利用电流源偏置，可以在器件或电路参数变化时保持电路的稳定。

练习题3.8①观察图3.33所示电路。晶体管的参数为VTP=-0.40V，Kp=30μA/V2。设计电路，使得IDQ=60μA和VSDQ=2.5V。②当VTP和Kp参数变化±5%时，求解静态工作点值的变化情况。
答案： ①RS=19.77kΩ，RD=38.57kΩ； ②58.2μA≤IDQ≤61.08μA，2.437V≤VSDQ≤2.605V。
1. N沟道增强型负载器件
一个增强型MOSFET，如果按图3.34所示的电路结构进行连接，可以用作一个非线性电阻。因为这里的晶体管是增强型器件，VTN>0，这种连接方式的晶体管称为增强型负载器件。同样，在这个电路中，vDS=vGS>vDS(sat)=vGS-VTN，这意味着晶体管总是偏置在饱和区。于是iD-vDS特性可以写为
iD=Kn(vGS-VTN)2=Kn(vDS-VTN)2(3.21)



图3.33练习题3.8的电路




图3.34栅极和漏极相连的增强型NMOS器件



图3.35所示为式(3.21)在Kn=1mA/V2和VTN=1V时的曲线。


图3.35增强型负载器件的电流电压特性曲线


一个增强型负载器件，如果按图3.36所示的电路结构和另一个MOSFET进行连接，这个电路可以用作放大电路或数字逻辑电路中的反相器。ML为负载器件，一直偏置在饱和区。而晶体管MD称为驱动晶体管，根据输入电压的不同，它可以偏置在饱和区或非饱和区。下一个例子将研究这个电路在MD栅极加直流输入电压时的直流分析。

例题3.9求解包含增强型负载器件的晶体管直流电流和电压。图3.36所示电路中的晶体管参数为VTND=VTNL=1V，KnD=50μA/V2，KnL=10μA/V2。同时假设λnD=λnL=0(下标D指驱动晶体管，下标L指负载晶体管)。分别求解VI=5V和VI=1.5V时的VO。


图3.36例题3.9电路包含增强型负载器件和NMOS驱动器的电路


解： (VI=5V)对于带电阻负载的反相器电路，当输入电压大时，输出电压将下降到一个很小的值。于是，由于漏源电压很小，假设驱动晶体管偏置在非饱和区。负载器件中的漏极电流和驱动晶体管中的漏极电流相等。把这两个电流用一般形式表示为
IDD=IDL
即
KnD［2(VGSD-VTND)VDSD-V2DSD］=KnL［VGSL-VTNL］2

由于

VGSD=VL,VDSD=VO,VGSL=VDSL=VDD-VO
于是得到

KnD［2(VI-VTND)VO-V2O］=KnL
［VDD-VO-VTNL］2
代入数值，得到
(50)［2(5-1)VO-V2O］=(10)［5-VO-1］2
重新整理各项，得到
3V2O-24VO+8=0
利用二次方程求解公式，得到两个可能的解为
VO=7.65V和VO=0.349V
由于输出电压不可能大于电源电压VDD=5V，所以有效的解应为VO=0.349V。同时，由于VDSD=VO=0.349V<VGSD-VTND=5-1=4V，驱动晶体管MD偏置在非饱和区，与开始时的假设一致。电流可由下式得到
ID=KnL(VGSL-VTNL)2=KnL(VDD-VO-VTNL)2
即
ID=(10)(5-0.349-1)2=133μA
解： (VI=1.5V)由于驱动晶体管的开启电压VTN=1V，1.5V的输入电压意味着晶体管的电流将相对较小，所以输出电压相对较大。由于这个原因，假设驱动晶体管MD偏置在饱和区。两个晶体管中的电流相等，写成一般形式为
IDD=IDL
即
KnD|VGSD-VTND|2=KnL［VGSL-VTNL］2
同样，因为
VGSD=VI,VDSD=VO,VGSL=VDSL=VDD-VO

于是得到
KnD［VI-VTND］2=KnL［VDD-VO-VTNL］2
代入数值，取平方根，可得
50［1.5-1］=10［5-VO-1］
于是得到VO=2.88V。
因为VDSD=VO=2.88V>VGSD-VTND=1.5-1=0.5V，所以驱动晶体管MD偏置在饱和区，与开始时的假设一致。
电流为

ID=KnD(VGSD-VTND)2=50×(1.5-1)2=12.5μA
在这个例子中，对驱动晶体管偏置在饱和区还是非饱和区做了初始假设。这个例子后面将给出更加详细解析的方法。


图3.37带增强型负载器件的NMOS
反相器的电压传输特性


对于图3.36所示带增强型负载的NMOS反相器电路，通过PSpice分析可以得到电压传输特性，结果如图3.37所示。当输入电压从高电平减小时，输出电压增加，对晶体管中的电容充放电。当驱动晶体管截止时，电路中的电流为0。这发生在VI=VGSD=VTN=1V时。在这一点，输出电压为VO=4V。由于没有电流，电容停止充放电，所以输出电压不能完全达到VDD=5V。最大输出电压为VO(max)=VDD-VTNL=5-1=4V。
当输入电压刚好大于1V时，如前面对于VI=1.5V时的分析，两个晶体管都偏置在饱和区。在式(3.24)中将会看到，输出电压是输入电压的线性函数。
当输入电压差不多大于2.25V时，驱动晶体管偏置在非饱和区，输出电压是输入电压的非线性函数。

练习题3.9观察图3.36所示的NMOS反相器电路，其中晶体管的参数与例题3.9中所描述的相同。当输入电压
VI分别为4V和2V时，求解输出电压VO。
答案： ①0.454V； ②1.76V。
计算机分析题3.3观察图3.36所示的NMOS电路，利用PSpice仿真，画出电压传输特性曲线。使用与例题3.9所描述相同的晶体管参数。当VI=1.5V和VI=5V时，输出电压VO为多少？
在图3.36所示的电路中，可以确定驱动晶体管区分饱和区和非饱和区的转移点。转移点由下式给出
VDSD(sat)=VGSD-VTND(3.22)
同样，两个晶体管中的漏极电流相等。对驱动晶体管应用饱和漏极电流的关系，有

IDD=IDL(3.23a)
即
KnD［VGSD-VTND］2=KnL［VGSL-VTNL］2(3.23b)
同样，注意到
VGSD=VI

VGSL=VDSL=VDD-VO
取平方根，得到

KnDKnL(VI-VTND)=(VDD-VO-VTNL)(3.24)
在转移点，定义输入电压为VI=VIt，输出电压为VOt=VDSD(sat)=VIt-VTND。于是，由式(3.24)可得，转移点的输入电压为
VIt=VDD-VTNL+VTND(1+KnD/KnL)1+KnD/KnL(3.25)
如果将式(3.25)应用到前面的例题中，则可以看出开始的假设是正确的。
2. N沟道耗尽型负载器件
N沟道耗尽型MOSFET也可以用作负载器件。观察图3.38(a)中栅极和源极连接在一起的耗尽型MOSFET，其电流电压特性如图3.38(b)所示。晶体管可能偏置在饱和区或者非饱和区。图中也标出了转移点。N沟道耗尽型MOSFET的开启电压为负，所以vDS(sat)为正。



图3.38(a) 栅极和源极相连的耗尽型NMOS器件； (b) 电流电压特性


如图3.39所示，一个耗尽型负载器件可以和另一个MOSFET连接使用，构成一个用作放大电路或数字逻辑电路中的反相器的电路。负载器件ML和驱动晶体管MD都可能偏置在饱和区或非饱和区，这取决于输入电压的值。将对驱动晶体管栅极加了特定输入直流电压的电路进行直流分析。


图3.39带耗尽型负载器件和
NMOS驱动器的电路


例题3.10求解带耗尽型负载器件的电路中晶体管的直流电流和电压。观察图3.39所示的电路，令VDD=5V，并假设晶体管的参数为VTND=1V，VTNL=-2V，KnD=50μA/V2和KnL=10μA/V2。当VI=5V时，求解VO。
解： 假设驱动晶体管MD偏置在非饱和区，负载晶体管ML偏置在饱和区。两个晶体管中的漏极电流相等，用一般形式表示为
IDD=IDL
即

KnD［2(VGSD-VTND)VDSD-V2DSD］=KnL［VGSL-VTNL］2
因为
VGSD=VL，VDSD=VO，VGSL=0
于是有
KnD［2(VI-VTND)VO-V2O］=KnL［-VTNL］2
代入数值，得到
50×［2(5-1)VO-V2O］=10×［-(-2)］2
重新整理各项，得到
5V2O-40VO+4=0
利用二次方程公式，得到两个可能的解为
VO=7.90V,VO=0.10V
由于输出电压不可能大于电源电压VDD=5V，所以有效的解应为VO=0.10V。
电流为
ID=KnL(-VTNL)2=10×［-(-2)］2=40μA
点评： 由于VDSD=VO=0.10V<VGSD-VTND=5-1=4V，驱动晶体管MD偏置在非饱和区，与开始时的假设一致。同样，由于VDSL=VDD-VO=4.9V>VGSL-VTNL=0-(-2)=2V，负载晶体管ML偏置在饱和区，与开始时的假设一致。
对于图3.39所示带耗尽型负载的NMOS反相器电路，通过PSpice分析可以得到电压传输特性，结果如图3.40所示。当输入电压小于1V时，驱动器截止，输出电压VO=VDD=5V。


图3.40带耗尽型负载器件的NMOS反相器的电压传输特性


当输入电压刚好大于1V时，驱动晶体管偏置在饱和区，负载器件偏置在非饱和区。当输入电压约为1.9V时，两个晶体管都偏置在饱和区。在这个例子中，如果假设沟道长度调制参数λ为0，那么在这个过渡区中输入电压将保持不变。当输入电压大于1.9V时，驱动晶体管将偏置在非饱和区，而负载晶体管则偏置在饱和区。

练习题3.10图3.39所示电路中的晶体管参数为VTND=1V，VTNL=-2V。①设计KnD/KnL比，使得当VI=5V时，输出电压VO=0.25V。②如果VI=5V时的晶体管电流为0.2mA，求解KnD和KnL。
答案： ①KnD/
KnL=2.06； ②KnD=50μA/V2，KnL=103μA/V2。
计算机分析题3.4观察图3.39所示的NMOS电路，利用PSpice仿真，画出电压传输特性。使用和例题3.13相同的晶体管参数。当VI=1.5V和VI=5V时，输出电压VO是多少？
3. P沟道增强型负载器件
P沟道增强型晶体管也可以用作负载器件，构成互补MOS(CMOS)反相器。互补这个词隐含表示在同一个电路中同时使用N沟道和P沟道晶体管。CMOS技术广泛应用于模拟和数字电子电路。
图3.41所示为CMOS反相器的一个例子。NMOS晶体管用作放大器件或驱动器，PMOS器件则用作负载，这里指有源负载。这种结构被典型地应用于模拟电路。在另外一种结构中，两个栅极连接在一起作为输入端，这种结构将在第16章中进行讨论。
和前面讨论过的两个NMOS反相器一样，图3.41所示电路中的两个晶体管也可能偏置在饱和区或非饱和区，具体在哪个区域，取决于输入电压的值。用PSpice仿真最容易得出电压传输特性曲线。
例题3.11利用PSpice分析，求解CMOS反相器的电压传输特性曲线。对于图3.41所示的电路，假设晶体管的参数为VTN=1V，VTP=-1V，Kn=Kp，同时假设
VDD=5V和VG=3.25V。
解： 电压传输特性如图3.42所示。在这个例子中，和带耗尽型负载的NMOS反相器一样，存在着两个晶体管都偏置在饱和区的过渡区。如果假设沟道长度调制参数λ为零，则输入电压在这个过渡区内保持不变。



图3.41CMOS反相器示例




图3.42例题3.11图CMOS反相器的电压传输特性



在这个例子中，PMOS器件的源栅电压仅为VSG=1.75V，于是从PMOS器件的漏极看进去的有效电阻就相对较大。在下一章将会看到，这是放大电路比较理想的一个特性。

练习题3.11观察图3.41所示的电路。假设晶体管参数和电路参数与例题3.11中所给出的相同。求解晶体管MN和MP的转移点参数。
答案： 对于： MP，VOt=4.25V，VIt=1.75V； 对于MN，VOt=0.75V，VIt=1.75V。
理解测试题3.7在图3.25(a)所示的电路中，晶体管的参数为VTN=0.25V，Kn=30μA/V2，电路偏置在VDD=2.2V。令R1+R2=500kΩ。重新设计电路，
使得IDQ=70μA和VDSQ=1.2V。
答案： R1=96kΩ，R2=404kΩ，RD=14.3kΩ。
理解测试题3.8在图3.43所示的电路中，晶体管的参数为VTN=0.4V，k′n=100μA/V2。设计晶体管的宽长比，使得VDS=1.6V。
答案： 2.36。
理解测试题3.9图3.36所示的电路，采用例题3.9所给出的晶体管参数。①求解驱动晶体管在转移点处的VI和VO。②计算转移点处的晶体管电流。
答案： ①VIt=2.236V，VOt=1.236V； ②ID=76.4μA。
理解测试题3.10观察图3.44所示的电路。晶体管的参数为VTN=-1.2V，k′n=80μA/V2。①设计晶体管的宽长比，使得VDS=1.8V。晶体管偏置在饱和区还是非饱和区？②重复①，使得VDS=0.8V。
答案： ①3.26； ②6.10。



图3.43理解测试题3.8的电路




图3.44理解测试题3.10的电路



理解测试题3.11图3.39所示电路中，使用例题3.10中给出的晶体管参数。①确定负载晶体管在转移点的VI和VO。②确定驱动晶体管在转移点的VI和VO。
答案： ①VIt=1.89V，VOt=3V； ②VIt=1.89V，VOt=0.89V。

3.3MOSFET的基本应用： 开关、数字逻辑门和放大电路
目标： 研究MOSFET电路的三种应用： 开关电路、数字逻辑电路和放大电路。
MOSFET可以用来开关电流、电压和功率； 实现数字逻辑功能； 放大时变小信号。在本节，将研究一个NMOS晶体管的开关特性，分析一个简单的NMOS晶体管数字逻辑电路，并讨论如何用MOSFET来放大小信号。
3.3.1NMOS反相器
MOSFET可以在许多电子应用中用作开关。晶体管开关在速度和可靠性方面都优于机械开关。本节所要讨论的晶体管开关也称为反相器。


图3.45NMOS反相器电路


图3.45给出N沟道增强型MOSFET反相器电路。如果vI<VTN，则晶体管截止，iD=0。电阻RD上没有压降，输出电压vO=VDD。同样，因为iD=0，所以在晶体管上没有功率损耗。
如果vI>VTN，由于vDS>vGS-VTN，晶体管导通。开始时它偏置在饱和区，随着输入电压的增加，漏源电压下降，晶体管最终偏置在非饱和区。当vI=VDD时，晶体管偏置在非饱和区，vO达到最小值，漏极电流达到最大值。这里的电流和电压由下式给出： 
iD=Kn［2(vI-VTN)vO-v2O］(3.26)
和
vO=vDD-iDRD(3.27)
其中vO=vDS，vI=vGS。

例题3.12设计功率MOSFET的尺寸，使之满足特定开关应用的指标要求。图3.45所示反相器电路的负载是一个电磁线圈，要求导通时的电流为0.5A。有效负载电阻在8~10Ω之间变化，具体数值将取决于温度和其他变量。可提供一个10V的直流电源。晶体管的参数为k′n=80μA/V2，VTN=1V。
解： 一种方案是将晶体管偏置在饱和区，这样电流与负载电阻无关，是一个恒定的值。
VDS的最小值为5V。需要VDS>VDS(sat)=VGS-VTN。如果将晶体管偏置在VGS=5V，则晶体管将一直偏置在饱和区。于是可以写出
ID=k′n2·WL（VGS-VTN）2
即
0.5=80×10-62WL·(5-1)2
可以得出W/L=781。
当负载电阻为8Ω,VDS=6V时，晶体管上消耗的功率最大，为
P(max)=VDS(max)·ID=6×0.5=3W
点评： 在没有向晶体管输入电流时，就可以开关相对较大的漏极电流。当然这要求晶体管的尺寸相当大，也就意味着需要一个功率晶体管。如果所提供的晶体管的宽长比和计算值稍微不同，则可以通过改变VGS的值来满足设计指标的要求。
练习题3.12对于图3.45所示的MOS反相器电路，假设电路参数为VDD=5V和RD=500Ω。晶体管的开启电压为VTN=1V。求解传导参数Kn的值，使得vI=5V时的vO=0.2V。晶体管的功率损耗是多少？
答案： Kn=6.15mA/V2，P=1.92mW。
3.3.2数字逻辑门
对于图3.45所示的晶体管反相器电路，当输入为低电平并接近0V时，晶体管截止，输出为高电平且等于VDD。当输入为高电平且等于VDD时，晶体管偏置在非饱和区，输出为低电平。由于输入电压要么为高电平要么为低电平，可以在直流参数下分析电路。



图3.46二输入NMOS或非逻辑门


现在考虑并联了第二只晶体管的情况，如图3.46所示。如果两个输入都为0V，则晶体管M1和M2都截止，输出VO=5V。当V1=5V，V2=0V时,晶体管M1导通，M2仍然截止。晶体管M1偏置在非饱和区，VO达到低电平。如果将输入电压反过来，即V1=0V，V2=5V，则M1截止，M2偏置在非饱和区，同样，VO也为低电平。如果两个输入端都为高电平，即V1=V2=5V，则两个晶体管都偏置在非饱和区，VO为低电平。
表3.2给出图3.46所示电路的上述各种不同状态。在正逻辑系统中，这些结果表明，该电路实现的是或非逻辑功能，因而称为二输入或非逻辑电路。在实际的NMOS逻辑电路中，电阻RD用另外一个NMOS晶体管代替。


表3.2NMOS或非逻辑电路响应



V1/VV2/VVO/V

00高

50低

05低

55低
例题3.13针对各种不同的输入情况，求解数字逻辑门电路的电流和电压。观察图3.46所示电路，电路和晶体管的参数为RD=20kΩ,Kn=0.1mA/V2,VTN=0.8V和λ=0。
解： 当V1=V2=0V时，M1和M2都截止，输出VO=VDD=5V。当V1=5V，V2=0V时,晶体管M1偏置在非饱和区，可以写出
IR=ID1=5-VORD=Kn［2(V1-VTN)VO-V2O］
求解输出电压VO，得到VO=0.29V。
电流为
IR=ID1=5-0.2920=0.236mA
当V1=0V，V2=5V时,则有VO=0.29V，IR=ID1=0.236mA。
当两个输入都达到高电平，即V1=V2=5V时，有IR=ID1+ID2，即

5-VORD=Kn［2(V1-VTN)VO-V2O］+Kn［2(V2-VTN)VO-V2O］
求解得到VO=0.147V。
电流为
IR=5-0.14720=0.243mA，则
ID1=ID2=IR2=0.121mA
当任一晶体管偏置在导通状态时，由于VDS<VDS(sat)，晶体管总是偏置在非饱和区，输出电压为低电平。
练习题3.13对于图3.46所示电路，假设电路和晶体管的参数为RD=30kΩ,VTN=1V和Kn=50μA/V2。求解以下情况的VO、IR、ID1和ID2： ①V1=5V，V2=0； ②V1=V2=5V。
答案： ①VO=0.40V，IR=ID1=0.153mA,ID2=0; ②VO=0.205V，IR=0.16mA,ID1=ID2=0.080mA。
以上例子及讨论表明，MOS晶体管在电路中用来实现逻辑功能。
3.3.3MOSFET小信号放大电路
MOSFET和其他的电路元件一起，可以放大时变小信号。图3.47(a)给出一个MOSFET小信号放大电路，它是一个共源电路，其中时变信号通过一个耦合电容耦合到栅极。图3.47(b)给出晶体管的特性曲线和负载线，其中负载线是vi=0时的情况。


图3.47(a) 栅极耦合了时变小信号的NMOS共源电路； (b) 晶体管特性曲线、负载线以及叠加的正弦信号



通过设计偏置电阻R1和R2的比值，在负载线上设定一个特定的Q点。如果假设vi=Visinωt，则栅源电压将是在直流静态值上叠加一个正弦信号。因为栅源电压随时间而变化，如图所示，Q点将沿着负载线上下移动。
Q点沿负载线的上下移动形成了漏极电流和漏源电压的正弦变化。输出电压的变化会比输入电压的变化大，这就意味着输入信号被放大了。实际的信号增益取决于晶体管参数和电路元件的数值。
在下一章，将建立晶体管的一个等效电路，用它来确定时变小信号增益以及电路的其他特性。
理解测试题3.12图3.45所示的电路偏置在VDD=10V，晶体管的参数为VTN=0.7V和Kn=4mA/V2。设计RD的值，使得vI=10V时的输出电压vO=0.20V。
答案： 0.666kΩ。

理解测试题3.13图3.48所示电路中晶体管的参数为Kn=4mA/V2和VTN=0.8V，它用作LED开关。


图3.48理解测试题3.13图



LED的开启电压为Vr=1.5V。当输入电压vI=5V时LED导通。①求解电阻R的取值，使得二极管电流为12mA。②根据①的结果，求解vDS。
答案： ①R=261Ω； ②vDS=0.374V。
理解测试题3.14在图3.46所示的电路中，令RD=25kΩ，VTN=1V。①若要使V1=0，V2=5V时的VO=0.10V，求解传导参数Kn的值。②根据①的结果，求解当V1=V2=5V时的VO。
答案： ①Kn=0.248mA/V2； ②VO=0.0502V。

3.4恒流源偏置
目标： 研究MOSFET器件的电流源偏置。
如图3.32所示，MOSFET可以用一个恒流源IQ来偏置。在这个电路中，晶体管的栅源电压将自行调节以适应恒流源IQ。可以利用MOSFET器件来实现恒流源电路。图3.49(a)和(b)所示电路就是这个设计的第一步。图3.49(a)中的晶体管M2和M3构成一个镜像电流源，它用来偏置NMOS晶体管M1。同样，图3.49(b)中的晶体管MB和MC也构成一个镜像电流源，它用来偏置PMOS晶体管MA。


图3.49(a) NMOS镜像电流源； (b)PMOS镜像电流源


下面的两个例子将阐述这些电路的工作原理和特性。
例题3.14分析图3.49(a)所示的电路，求解偏置电流IQ1、晶体管的栅源电压以及M1的漏源电压。假设电路的参数为IREF1=200μA，V+=2.5V，V-=-2.5V。假设晶体管的参数为VTN=0.4V(所有晶体管)，λ=0(所有晶体管)，Kn1=0.25mA/V2，Kn2=Kn3=0.15mA/V2。
解： M3的漏极电流为ID3=IREF1=200μA,它由以下关系式给出： 
ID3=Kn3(VGS3-VTN)2(晶体管偏置在饱和区)
求解栅源电压，可得
VGS3=ID3Kn3+VTN=0.20.15+0.4
即
VGS3=1.555V
注意到VGS3=VGS2=1.555V，可以写出

ID2=IQ1=Kn2(VGS2-VTN)2=0.15×(1.555-0.4)2
即
IQ1=200μA
栅源电压VGS1可以写为(假设M1偏置在饱和区)
VGS1=IQ1Kn1+VTN=0.20.25+0.4
即

VGS1=1.29V

漏源电压可从下式得到：

VDS1=V+-IQ1RD-（-VGS1）

=2.5-0.2×8-(-1.29)
即
VDS1=2.19V

可以注意到，M1确实偏置在饱和区。
点评： 由于镜像电流源晶体管M2和M3相匹配(参数相同)，又由于这两个晶体管中的栅源电压相同，所以偏置电流IQ1和参考电流IREF1相等(也就是镜像)。

练习题3.14对于图3.49(a)所示的电路，假设电路的参数为IREF1=120μA，V+=3V，V-=-3V； 假设晶体管的参数为VTN=0.4V，λ=0，Kn1=50μA/V2，Kn2=30μA/V2，Kn3=60μA/V2。求解IQ1和所有的栅源电压。
答案： IQ1=60μA，VGS1=1.495V，VGS2=VGS3=1.814V。
现在考虑一个偏置电流和参考电流不相等的镜像电流源。
例题3.15设计图3.49(b)所示的电路，使之提供一个偏置电流IQ2=150μA。假设电路的参数为IREF2=250μA，V+=3V和V-=-3V。假设晶体管的参数为VTP=-0.6V(所有晶体管)，λ=0(所有晶体管)，k′p=40μA/V2(所有晶体管)，W/LC=15和W/LA=25。
解： 因为偏置电流IQ2和参考电流IREF2不相等，所以镜像电流源晶体管MC和MB的W/L比也应该不相同。
对于MC，因为晶体管偏置在饱和区，所以有
IDC=IREF2=k′p2·WLC（VSGC+VTP）2
即
250=402（15）［VSGC+（-0.6）］2=300(VSGC-0.6)2
则有
VSGC=250300+0.6
即
VSGC=1.513V
因为VSGC=VSGB=1.513V，可以得到
IB=IQ2=k′p2·WLB(VSGB+VTP)2
即
150=402·WLB［1.513+(-0.6)］2
可以得到
WLB=9
对于MA，有
IDA=IQ2=k′p2·WLA(VSGA+VTP)2
即
150=402(25)(VSGA+(-0.6))2=500（VSGA-
0.6）2
于是
VSGA=150500+0.6
即
VSGA=1.148V
MA的源漏电压可以由下式得出： 
VSDA=VSGA-IQ2RD-V-=1.148-0.15×8-(-3)
即
VSDA=2.95V
点评： 可以注意到，晶体管MA确实偏置在饱和区。通过设计镜像电流源晶体管的W/L比，可以得到不同的参考电流和偏置电流的值。
练习题3.15观察图3.49(b)所示的电路。假设电路的参数为IREF2=0.1mA，V+=5V和V-=-5V。假设晶体管的参数和例题3.15所给出的相同。设计电路，使得IQ2=0.2mA，同时求解所有的源栅电压。
答案： VSGC=VSGB=1.18V，(W/L)B=30，VSGA=1.23V。


图3.50MOSFET恒流源的实现


如图3.50所示，可以利用MOSFET来实现恒流源。晶体管M2、M3和M4构成电流源。晶体管M3和M4各自连接成一个二极管类型的结构，并由此确定一个参考电流。在上一节中看到，这种二极管类型的连接意味着晶体管总是偏置在饱和区，因而晶体管M3和M4偏置在饱和区，同时假设M2也偏置在饱和区。M3的栅源电压作用在M2上，并确定了偏置电流IQ。
由于晶体管M3和M4中的参考电流相同，可以写出
Kn3(VGS3-VTN3)2=Kn4(VGS4-VTN4)2
（3.28）
同时已知
VGS4+VGS3=(-V-)(3.29)
求解式(3.29)得到VGS4，并把结果代入式(3.28)，可得
VGS3=Kn4Kn3［(-V-)-VTNA］+VTN31+Kn4Kn3(3.30)
由于VGS3=VGS2，所以偏置电流为
IQ=Kn2(VGS3-VTN2)2(3.31)

例题3.16求解MOSFET恒流源中的电流和电压。图3.50所示的电路中，晶体管的参数为Kn1=0.2mA/V2，Kn2=Kn3=Kn4=0.1mA/V2，且VTN1=VTN2=VTN3=VTN4=1V。
解： 由式(3.30)，可以确定VGS3： 
VGS3=0.10.1［5-1］+1
1+0.10.1=2.5V
由于M3和M4是相同的晶体管，所以VGS3应该是偏置电压的一半。于是偏置电流IQ为
IQ=0.1×(2.5-1)2=0.225mA
M1的栅源电压可以由下式得出
IQ=Kn1(VGS1-VTN1)2
即
0.225=0.2×(VGS1-1）2
可以求得
VGS1=2.06V
M2的漏源电压为
VDS2=（-V-）-VGS1=5-2.06=2.94V
点评： 由于VDS2=2.94V>VDS(sat)=VGS2-VTN2=2.5-1=1.5V，所以M2偏置在饱和区。
设计考虑： 在这个例子中，由于M2和M3是相同的晶体管，参考电流IREF和偏置电流IQ相等。通过重新设计M2、M3和M4的宽长比，可以得到特定的偏置电流IQ。如果M2和M3不相同，那么IREF和IQ将不同。基于这样的电路结构，可以有各种不同的设计选择。
练习题3.16观察图3.50所示的恒流源电路。假设每个晶体管的开启电压均为VTN=1V。①设计Kn4/Kn3比，使得VGS3=2V； ②求解Kn2的值，使得IQ=100μA； ③求解Kn3和Kn4的值，使得IREF=200μA。
答案： ①Kn4/Kn3=1/4； ②Kn2=0.1mA/V2； ③Kn3=0.2mA/V2，Kn4=0.05mA/V。
理解测试题3.15观察图3.49(b)中的电路。假设电路的参数为IREF2=40μA，V+=2.5V和V-=-2.5V,RD=20kΩ。晶体管的参数为VTP=-0.30V，KpC=40μA/V2，KpB=60μA/V2,KpA=75μA/V2。求解IQ2和所有源栅电压。
答案： IQ2=60μA，VSGC=VSGB=1.30V,VSGA=1.19V。
理解测试题3.16观察图3.50中的电路。假设所有晶体管的开启电压均为0.7V。确定Kn1、Kn2、Kn3和Kn4的值，使得IREF=80μA，IQ=120μA，VGS3=2V，VGS1=1.5V。
答案： Kn1=187.5μA/V2，Kn2=71.0μA/V2，Kn3=47.3μA/V2，Kn4=15.12μA/V2。
3.5多级MOSFET电路
目标： 研究多级或多晶体管电路的直流偏置。
在大多数应用中，单晶体管放大电路不能满足给定的放大倍数、输入电阻以及输出电阻等综合性能指标要求。例如，需要的电压增益可能超出单个晶体管电路可以获得的放大倍数。
晶体管放大电路可以像图3.51所示那样进行串联，即级联。这可以用来增加小信号放大时的总电压增益，或提供一个输出阻抗非常小的大于1的总电压增益。总电压增益可能不是简单的单级放大倍数的乘积。通常，需要考虑负载效应。


图3.51一般的两级放大电路


多级晶体管放大电路的结构形式有很多种，在这里将研究其中的几种，以便理解所需的分析方法。

3.5.1多晶体管电路： 级联结构
图3.52所示电路为一个共源放大电路后面级联一个源极跟随器放大电路。在下一章将会看到，共源放大电路可提供一个小信号电压增益，源极跟随器则具有较低的输出阻抗。


图3.52共源放大电路和一个源极跟随器级联


例题3.17设计多级MOSFET电路的偏置，以满足特定要求。观察图3.52所示的电路，晶体管的参数为Kn1=500μA/V2，Kn2=200μA/V2，VTN1=VTN2=1.2V和λ1=λ2=0。设计电路，使得IDQ1=0.2mA，IDQ2=0.5mA，VDSQ1=VDSQ2=6V，且Ri=100kΩ。其中令RSi=4kΩ。
解： 对输出晶体管M2，有
VDSQ2=5-(-5)-IDQ2RS2
即
6=10-(0.5)RS2
由此可得RS2=8kΩ。同时，假设晶体管都偏置在饱和区，则有

IDQ2=Kn2(KGS2-VTN2)2

即

0.5=0.2(VGS2-1.2)2

由此可得
VGS2=2.78V
由于VDSQ2=6V，M2的源极电压为VS2=-1V。又由于VGS2=2.78V，M2的栅极电压必为
VG2=-1+2.78=1.78V
电阻RD1为
DR1=5-1.780.2=16.1kΩ
对于VDSQ1=6V，M1的源极电压为
VS1=1.78-6=-4.22V
于是，电阻RS1为
RS1=-4.22-(-5)0.2=3.9kΩ
对于晶体管M1，有
IDQ1=Kn1(VGS1-VTN1)2
即
0.2=0.50(VGS1-1.2)2
由此得到
VGS1=1.83V
为了求解R1和R2，可以写出
VGS1=R2R1+R2(10)-IDQ1RS1
由于
R2R1+R2=1R1·R1R2R1+R2=1R1·Ri
而输入电阻指定为100kΩ，于是有
1.83=1R1100×10-0.2×3.9
得出R1=383kΩ。根据Ri=100kΩ，又可以得出R2=135kΩ。
点评： 与假设一致，两个晶体管都偏置在饱和区。在下一章将会看到，这正是线性放大电路所需要的。
练习题3.17图3.52所示电路的晶体管参数和例题3.17中所描述的相同。设计电路，使得IDQ1=0.1mA，IDQ2=0.3mA，VDSQ1=VDSQ2=5V，且Ri=200kΩ。
答案： RS2=16.7kΩ，RD1=25.8kΩ，RS1=24.3kΩ，R1=491kΩ,R2=337kΩ。
3.5.2多晶体管电路： 共源共栅结构
图3.53给出一个由N沟道MOSFET组成的共源共栅电路。晶体管M1接成共源结构，M2为共栅结构。后续章节将会讨论，这种电路的一个突出优点是具有更高的频率响应。


图3.53NMOS共源共栅放大电路


例题3.18设计共源共栅电路的偏置，以满足特定要求。图3.53所示的电路中，晶体管的参数为VTN1=VTN2=1.2V，Kn1=Kn2=0.8mA/V2，λ1=λ2=0。令R1+R2+R3=300kΩ，RS=10kΩ。设计电路，使得IDQ=0.4mA，VDSQ1=VDSQ2=2.5V。
解： M1源极的直流电压为
VS1=IDQRS-5=0.4×10-5=-1V
由于M1和M2是相同的晶体管，又由于两个晶体管中的电流相等，于是两个器件的栅源电压也相等。有

ID=Kn(VGS-VTN)2


即
0.4=0.8(VGS-1.2)2
由此可得
VGS=1.907V
于是
VG1=R3R1+R2+R3(5)=VGS+VS1
即
R3300×5=1.907-1=0.907
由此可得
R3=54.4kΩ
M2的源极电压为
VS2=VDSQ1+VS1=2.5-1=1.5V
于是
VG2=R2+R3R1+R2+R3×5=VGS+VS2
即
R2+R3300×5=1.907+1.5=3.407V
由此可得
R2+R3=204.4kΩ
和
R2=150kΩ
因此
R1=95.6kΩ
M2的漏极电压为
VD2=VDSQ2+VS2=2.5+1.5=4V
因此漏极电阻为
RD=5-VD2IDQ=5-40.4=2.5kΩ
点评： 由于VDS=2.5V>VGS-VTN=1.91-1.2=0.71V，每个晶体管都偏置在饱和区。
练习题3.18图3.53所示的电路中，晶体管的参数为VTN1=VTN2=0.8V，Kn1=Kn2=0.5mA/V2，λ1=λ2=0。令R1+R2+R3=500kΩ，RS=16kΩ。设计电路，使得IDQ=0.25mA，VDSQ1=
VDSQ2=2.5V。
答案： R3=50.7kΩ，R2=250kΩ，R1=199.3kΩ，RD=4kΩ。
3.6结型场效应晶体管
目标： 理解PN结FET(JFET)和肖特基势垒结FET(MESFET)的工作原理和特性，理解JFET和MESFET电路的直流分析方法。
结型场效应晶体管的两种一般类型是PN结FET(PN JFET)和金属半导体场效应晶体管(MESFET)，后者由肖特基势垒结制作而成。
JFET中的电流流过一个称为沟道的半导体区域，沟道两端各有一个欧姆触点。晶体管的基本工作原理是通过垂直于沟道的电场来调制沟道的导电性。因为调制的电场在反向偏置的PN结或肖特基势垒结的空间电荷区感应产生，所以电场是栅极电压的函数。通过栅极电压调制沟道的导电性，从而调制沟道电流。
JFET虽然比MOSFET出现得早，但是MOSFET的应用和使用却已经远远超过了JFET。其中一个原因是加在MOSFET栅极和漏极的电压具有相同的极性(同为正或同为负)，而加在JFET栅极和漏极的电压必须具有相反的极性。由于JFET只是在特定的场合中应用，所以只做简单讨论。
3.6.1PN JFET和MESFET的工作原理
1. PN JFET

图3.54所示为一个对称PN JFET的简易剖面图。在两个P区之间的N区沟道中，多数载流子电子由源极流向漏极，因此，JFET称为多子器件。如图3.54所示，两个栅极相连，形成单个栅极。


图3.54对称N沟道PN结型场效应晶体管的剖面图


在一个P沟道JFET中，P区和N区与N沟道器件相反，空穴通过沟道从源极流向漏极。P沟道JFET中的电流方向和电压极性也都与N沟道器件相反。此外，P沟道JFET的工作频率通常要低于N沟道器件，这是因为空穴的迁移率低于电子的迁移率。
图3.55(a)给出一个栅极零偏置的N沟道JFET。如果源极为地电平，漏极加一个较小的电压，则会在源极和漏极之间产生一个漏极电流iD。由于N沟道本质上相当于一个电阻，所以对于较小的vDS值，iDvDS特性近似为线性，如图3.55所示。


图3.55栅极和沟道间的空间电荷区以及漏源电压较小时的电流电压特性 (a) 栅极电压为零的情况； (b) 栅极反偏且电压较小时的情况； (c) 栅极电压使沟道夹断时的情况


如果在一个PN JFET的栅极加电压，沟道的导电性将发生变化。如果在N沟道PN JFET的栅极加一个负电压，如图3.55所示，则栅极和沟道之间的PN结变为反向偏置。空间电荷区加宽，沟道区变窄，N沟道的电阻增大，当vDS较小时，iDvDS特性曲线的斜率下降。这些影响如图3.55(b)所示。如果加一个更大的负电压，将得到如图3.55(c)所示的情况。反向偏置的栅极和沟道之间的空间电荷区将填满沟道区，这种情况称为夹断。由于耗尽区将源极和漏极隔开，夹断时的漏极电流基本上为零。iDvDS特性曲线如图3.55(c)所示，沟道中的电流受栅极电压的控制。器件某部分的电流受器件另一部分电压的控制，这是晶体管的基本工作原理。PN JFET称为“常开”或耗尽型器件，也就是说，必须在栅极加电压来关断器件。
如图3.56(a)中所示，考虑栅极电压为零，即vGS=0，而漏极电压变化时的情况。随着漏极电压的增加(正电压)，栅极和沟道之间的PN结在靠近漏极处变为反向偏置，且空间电荷区变宽，延展到沟道中更远的地方。沟道实质上相当于一个电阻，沟道的有效电阻随空间电荷区的加宽而增加，因此，iDvDS特性曲线的斜率下降，如图3.56(b)所示。此时有效的沟道电阻沿沟道长度而变化，由于沟道电流必须保持恒定，所以沟道上的压降因位置而变化。
如果漏极电压继续增大，将发生如图3.56(c)所示的情况，沟道将在漏极处夹断，此时漏极电压的增加将不会导致漏极电流的增加。图中也给出了这种情况下的iDvDS特性，夹断点的漏极电压为vDS(sat)。因此，当vDS>vDS(sat)时，晶体管将偏置在饱和区，在理想情况下漏极电流与vDS无关。


图3.56栅极电压为零时，栅极和沟道间的空间电荷区和电流电压特性 (a) 漏极电压较小的情况； (b) 漏极电压较大时的情况； (c) 漏极电压增大使得漏极夹断时的情况


2. MESFET
在MESFET中，栅极用肖特基势垒结取代了PN结。尽管MESFET可以用硅材料来制作，但通常采用砷化镓或其他的化合物半导体材料。



图3.57带半绝缘衬底的N沟道
MESFET的剖面图


图3.57给出一个简单的GaAs MESFET的剖面图。一层薄薄的GaAs外延层用作有源区； 衬底为高阻抗的GaAs材料，称为半绝缘衬底。这类器件的优点在于： GaAs中的电子迁移率较高，由此具有更小的转换时间和更快的响应； 半绝缘的GaAs衬底具有较小的寄生电容，而且器件的制作工艺变得简单。
在图3.57所示的MESFET中，反向偏置的栅源电压在金属栅极下方感应出一个空间电荷区，与PN JFET类似，它用来调制沟道的导电性。如果加在栅极的负电压足够大，则空间电荷区将最终到达衬底，也将发生沟道夹断。同样，由于必须加一个栅极电压来使沟道夹断，也就是使器件截止，图中所示的器件为耗尽型器件。
在另一种类型的MESFET中，沟道甚至会在vGS=0时夹断，如图3.58(a)所示。这种MESFET的沟道厚度小于零偏置时的空间电荷区宽度。为了使沟道开启，必须减小耗尽区，也就是说，必须在栅极和半导体结上加一个正向偏置电压。当所加的正向偏置电压较小时，耗尽区正好扩展到沟道的宽度，如图3.58(b)所示。开启电压为产生夹断所需要的栅源电压。与N沟道耗尽型器件具有负的开启电压相比，这种N沟道MESFET的开启电压为正。如果在栅极加一个较大的正向偏置电压，则沟道区域被打开，如图3.58(c)所示。加在栅极的正向偏置电压应限制在十分之几伏，以防止出现很大的栅极电流。


图3.58一个增强型MESFET的沟道空间电荷区： (a) vGS=0； (b) vGS=VTN； (c) vGS>VTN


这种器件称为N沟道增强型MESFET，此外还有P沟道增强型MESFET和增强型PN JFET。增强型MESFET的优点是，用这些器件进行电路设计时，器件栅极和源极的电压可以具有相同的极性。不过，这些器件的输出电压幅度非常小。
3.6.2电流电压特性
N沟道和P沟道JFET的电路符号如图3.59所示，同时给出栅源电压和电流方向。当晶体管偏置在饱和区时，理想的电流电压


图3.59电路符号： (a) N沟道JFET； 
(b) P沟道JFET


特性描述为
iD=IDSS1-vGSVP2(3.32)
其中IDSS为vGS=0时的饱和电流，VP为夹断电压。

N沟道和P沟道JFET的电流电压特性分别如图3.60(a)和(b)所示。注意N沟道JFET的夹断电压VP为负，栅源电压vGS通常也为负，因此比值
vGS/VP为正。同样，P沟道JFET的夹断电压VP为正，且其栅源电压vGS必须为正，因此比值vGS/VP也为正。


图3.60电流电压特性： (a) N沟道JFET； (b) P沟道JFET



对于N沟道器件，当vDS≥vDS(sat)时，进入饱和区，其中
vDS(sat)=vGS-VP(3.33)

对于P沟道器件，vSD≥vSD(sat)时，进入饱和区，其中
vSD(sat)=VP-vGS(3.34)

例题3.19计算一个N沟道PN JFET的iD和vDS(sat)。假设饱和电流为IDSS=2mA，夹断电压为VP=-3.5V。分别计算vGS=0、VP/4和VP/2时的iD和vDS(sat)。
解： 由式(3.32)可得

iD=IDSS1-vGSVP2=(2)1-vGS(-3.5)2
因此，对于vGS=0、VP/4和VP/2，可以得出
iD=2、1.13和0.5mA。
由式(3.33)，可得
vDS(sat)=vGS-VP=vGS-(-3.5)
因此，对于vGS=0、VP/4和VP/2，有
vDS(sat)=3.5、2.63和1.75V。
点评： 可以通过增加IDSS来增大JFET的电流，IDSS是晶体管沟道宽度的函数。
练习题3.19N沟道JFET的参数为IDSS=12mA，VP=-4.5V，λ=0。求解VGS=-1.2V时的VDS(sat)，并计算VDS>VDS(sat)时的ID。
答案： VDS(sat)=3.3V，ID=6.45mA。
和MOSFET相同，JFET的iDvDS曲线在饱和点之后斜率不为零。这个非零的斜率可以通过下式给出，即
iD=IDSS1-vGSVP2(1+λvDS)(3.35)
输出电阻ro定义为

ro=iDvDS-1vGS=const(3.36)
利用式(3.35)，可得
ro=λIDSS1-VGSQVP2-1(3.37a)
即
ro≈［λIDQ］-1=1λIDQ(3.37b)
在第4章中讨论JFET的小信号等效电路时，将会再次研究输出电阻。
增强型GaAs MESFET的电流电压特性可以制作得和增强型MOSFET很相似。因此，对于偏置在饱和区的理想增强型MESFET，可以写为
iD=Kn(vGS-VTN)2(3.38a)
对于偏置在非饱和区的理想增强型MESFET，则有
iD=Kn［2(vGS-VTN)vDS-v2DS］(3.38b)
其中，Kn为传导参数； VTN为开启电压，在这里等效于夹断电压。对于N沟道增强型MESFET，开启电压为正。
3.6.3常见JFET电路： 直流分析
有几种常见的JFET电路结构，这里通过例子，介绍其中几种电路的直流分析和设计方法。
例题3.20设计一个带分压式偏置电路的JFET电路。图3.61(a)所示的电路中，晶体管的参数为IDSS=12mA，VP=-3.5V，λ=0。令R1+R2=100kΩ。设计电路，使得直流漏极电流为ID=5mA，直流漏源电压为VDS=5V。


图3.61(a) 带分压式偏置的N沟道JFET电路； (b) 例题3.20的N沟道JFET电路


解： 假设晶体管偏置在饱和区，直流漏极电流由下式给出
ID=IDSS1-VGSVP2
于是有
5=121-VGS(-3.5)2
可得
VGS=-1.24V
由图3.61(b)可以看出，源极的电压为
VS=IDRS-5=5×0.5-5=-2.5V
这意味着栅极电压为
VG=VGS+VS=-1.24-2.5=-3.74V
也可以把栅极电压写为
VG=R2R1+R2×10-5
即
-3.74=R2100×10-5
由此得到
R2=12.6kΩ
和
R1=87.4kΩ
漏源电压为
VDS=5-IDRD-IDRS-(-5)
于是有
RD=10-VDS-IDRSID=10-5-5×0.55=0.5kΩ
还可以看到
VDS=5V>VGS-VP=-1.24-(-3.5)=2.26V
这说明JFET确实偏置在饱和区，和最初的假设一致。
点评： 由于假设栅极电流为零，JFET电路的直流分析基本上和MOSFET电路的直流分析相同。


图3.62练习题3.20的电路


练习题3.20图3.62所示的电路中，晶体管的参数为IDSS=6mA，VP=-4V，λ=0。设计电路，使得直流漏极电流为IDQ=2.5mA，VDS=6V，R1和R2上的总功耗为2mW。
答案： RD=1.35kΩ,R1=158kΩ，R2=42kΩ。

例题3.21计算P沟道JFET电路中的静态电流和电压值。图3.63所示的电路中，晶体管的参数为IDSS=2.5mA，VP=+2.5V，λ=0。该晶体管用恒流源来偏置。
解： 由图3.63可以写出直流漏极电流为
ID=IQ=0.8mA=VD-(-9)RD
可得
VD=(0.8)(4)-9=-5.8V
现在假设晶体管偏置在饱和区，则有
ID=IDSS1-VGSVP2
即
0.8=2.5×1-VGS2.52
得出VGS=1.086V，于是
VS=1-VGS=1-1.086=-0.086V
而且
VSD=VS-VD=-0.086-(-5.8)=5.71V
同样可以看出
VSD=5.71V>VP-VGS=2.5-1.086=1.41V
这验证了JFET确实偏置在饱和区，与假设一致。
点评： 和双极型晶体管或MOS晶体管的方式相同，结型场效应晶体管也可以用恒流源来偏置。

练习题3.21图3.64所示电路中的P沟道晶体管，其参数为IDSS=6mA，VP=4V，λ=0。计算静态值ID、VGS和VSD。晶体管偏置在饱和区还是非饱和区？



图3.63恒流源偏置的P沟道JFET电路




图3.64练习题3.21的电路



答案： VGS=1.81V,ID=1.81mA，VSD=2.47V，饱和区。

例题3.22设计一个增强型MESFET电路。观察图3.65(a)所示的电路，晶体管的参数为VTN=0.24V，Kn=1.1mA/V2，λ=0。令R1+R2=50kΩ。设计电路，使得VGS=0.50V，VDS=2.5V。


图3.65(a) N沟道增强型MESFET电路； (b) 例题3.22的N沟道MESFET电路


解： 由式(3.38a)可得，漏极电流为

ID=Kn(VGS-VTN)2=1.1×(0.5-0.24)2=74.4μA

由图3.65(b)得，漏极电压为
VD=VDD-IDRD=4-0.0744×6.7=3.5V
因此，源极电压为
VS=VD-VDS=3.5-2.5=1V
则源极电阻为
RS=VSID=10.0744=13.4kΩ
栅极电压为
VG=VGS+VS=0.5+1=1.5V
由于栅极电流为零，栅极电压也可由如下的分压器方程给出，即
VG=R2R1+R2(VDD)
即
1.5=R250×4
由此可得
R2=18.75kΩ和R1=31.25kΩ。
同样可以看到

VDS=2.5V>VGS-VTN=0.5-0.24=0.26V
这证实了晶体管确实偏置在饱和区，与假设一致。
点评： 除了MESFET的栅源电压必须限制在1V以下，增强型MESFET电路的直流分析与设计和MOSFET电路的类似。
练习题3.22图3.66所示的电路中，晶体管的参数为IDSS=8mA，VP=4V，λ=0。设计电路，使得Rin=100kΩ，IDQ=5mA，VSDQ=12V。


图3.66练习题3.22的电路


答案： RD=0.4kΩ，R1=387kΩ，R2=135kΩ。

理解测试题3.17图3.67所示电路中的N沟道增强型MESFET的参数为Kn=50μA/V2，VTN=0.15V。求解使IDQ=5μA的VGG值。VGS和VDS的值各为多少？
答案： VGG=0.516V，VGS=0.466V，VDS=4.45V。
理解测试题3.18图3.68所示的反相器电路中，N沟道增强型MESFET的参数为Kn=100μA/V2，
VTN=0.2V。要求当VI=0.7V时,VO=0.10V，求解RD的值。
答案： RD=267kΩ。



图3.67理解测试题3.17的电路




图3.68理解测试题3.18的电路



3.7设计应用： 带MOS晶体管的二极管温度计
目标： 将MOS晶体管引入到设计应用中，用以改善在第1章讨论过的简单二极管温度计的设计。
1. 设计指标
电子温度计的工作温度范围为0~100。
2. 设计方法
将图1.47所示二极管温度计的输出二极管电压作用在NMOS晶体管的栅极和源极之间,来放大测温范围内的电压。NMOS晶体管保持在恒定的温度。
3. 器件选型
假设可提供一个N沟道耗尽型MOSFET，它的参数为k′n=80μA/V2，W/L=10，VTN=-1V。
4. 解决方案
由第1章中的设计可知，二极管电压为
VD=1.12-0.522T300
其中，T为开氏温度。
观察图3.69中的电路。假设二极管处于变化的温度环境中，而电路的其余部分则保持在室温下。由图示电路可以看出VGS=VD，这里VD为二极管电压而不是漏极电压。需要使MOSFET偏置在饱和区，因此
ID=Kn(VGS-VTN)2=k′n2·WL(VD-VTN)2


图3.69用来测量二极管输出电压随温度变化的设计应用电路


可以求得输出电压为
VO=15-IDRD

=15-
k′n2·WL·RD(VD-VTN)2
二极管电流和输出电压可以写为

ID=0.0802·101(VD+1)2=0.4(VD+1)2(mA)
和
VO=15-［0.4(VD+1)2］(10)=15-4(VD+1)2(V)

由第1章的设计，可以得到表3.3所示的关系


表3.3电压随温度变化



T/VD/V

0
0.6760
40
0.6372
80
0.5976
100
0.5790
可以求得电路的响应如表3.4所示。


表3.4电路响应



T/ID/mAVD/V

0
1.124
3.764
40
1.072
4.278
80
1.021
4.791
100
0.9973
5.027

图3.70(a)给出二极管电压随温度变化的曲线，图3.70(b)则给出MOSFET电路的输出电压随温度变化的曲线。可以看出，晶体管电路提供了一个电压增益。这个电压增益是晶体管电路的一个理想特性。


图3.70(a) 二极管电压和温度的关系； (b) 电路的输出电压和温度的关系


从方程式可以看出，二极管电流和输出电压不是二极管电压的线性函数，这也就意味着晶体管的输出电压也不是温度的线性函数。在第9章将会看到利用运算放大器的一个更好的电路设计。可以注意到，在所有情况下都有VO=VDS>VDS(sat)，所以晶体管偏置在饱和区，与设计期望一致。
3.8本章小结
本章重点内容包括： 

(1) 研究了MOSFET的物理结构和直流电气特性。
(2) MOSFET中的电流受栅极电压的控制。在非饱和偏置工作区，漏极电流也是漏极电压的函数； 而在饱和偏置工作区，漏极电流基本上与漏极电压无关。漏极电流直接和晶体管的宽长比成比例，所以这个参数成为MOSFET电路设计的主要参数。
(3) MOSFET电路的直流分析和设计方法是本章的重点。研究了用MOSFET代替电阻，这带来全MOSFET化的电路设计。
(4) MOSFET的基本应用包括开关电流和电压、实现数字逻辑电路的功能，以及放大时变信号。放大特性和数字应用将分别在下一章和第16章中进行研究。
(5) 介绍了给其他MOSFET电路提供恒流源偏置的MOSFET电路的分析与设计。在集成电路中使用电流源偏置技术。
(6) 研究了多级MOSFET电路的直流分析和设计。
(7) 介绍了JFET和MESFET器件的物理结构和直流电气特性，并讨论了JFET和MESFET电路的分析和设计。
(8) 作为一个应用，将MOSFET晶体管引入到电路设计中，完善了第1章中讨论的简单二极管电子温度计。
通过本章的学习，读者应该具备以下能力： 
(1) 理解和描述N沟道和P沟道增强型及耗尽型MOSFET的结构和一般工作原理。
(2) 把理想电流电压关系应用到使用任一四种基本MOSFET的不同MOSFET电路的分析和设计中。
(3) 理解如何用MOSFET代替电阻负载器件，以建立全MOSFET化的电路。
(4) 定性地理解如何用MOSFET开关电流和电压、实现数字逻辑功能，以及放大时变信号。
(5) 理解MOSFET恒流源电路的基本工作原理。
(6) 理解多级MOSFET电路的直流分析和设计。
(7) 理解结型FET的一般工作原理和特性。
复习题
(1) 描述一个MOSFET的基本结构和工作原理。定义增强型和耗尽型。
(2) 概述增强型和耗尽型MOSFET的一般电流电压特性。定义饱和和非饱和偏置区。
(3) 描述开启电压、宽长比以及漏源饱和电压的含义。
(4) 阐述沟道长度调制效应并定义参数λ。描述衬底效应并定义参数γ。
(5) 描述一个N沟道增强型器件组成的简单共源MOSFET电路，并讨论漏源电压和栅源电压之间的关系。
(6) 怎么证明MOSFET偏置在饱和区？
(7) 在一些MOSFET电路的直流分析中用到了栅源电压的二次方程，怎么确定两个解中的哪一个是正确的？
(8) 怎么使Q点在晶体管参数变化的情况下保持稳定？
(9) 描述栅极和漏极相连的N沟道增强型MOSFET的电流电压特性。
(10) 描述栅极和源极相连的N沟道耗尽型MOSFET的电流电压特性。
(11) 描述一个MOSFET或非逻辑电路。
(12) 阐述MOSFET如何放大时变信号。
(13) 阐述结型FET的基本工作原理。
(14) MESFET和PN结JFET之间的区别是什么？
习题
(注意： 除非另作说明，在所有习题中都假定晶体管的λ=0。)
1. MOS场效应晶体管
3.1① NMOS晶体管的参数为VTN=0.4V，k′n=120μA/V2，W=10μm，L=0.8μm。当所加的漏源电压为VDS=0.1V，所加的栅源电压VGS分别为0、1V、2V或3V时，计算漏极电流。② 所加的漏源电压为VDS=4V，重复①。
3.2NMOS晶体管，当VGS-VTN=0.6V时，电流为0.5mA； 当VGS-VTN=1.0V时，电流为1.0mA。器件工作在非饱和区。求解VDS和Kn。
3.3NMOS晶体管的iDvDS特性曲线如图3.71所示。①这是一个增强型还是耗尽型器件？②求解Kn和VTN的值。③求解vGS=3.5V和vGS=4.5V时的iD(sat)值。


图3.71习题3.3图


3.4N沟道耗尽型MOSFET的参数为VTN=-2.5V，Kn=1.1mA/V2。①VDS分别取0.5V、2.5V、5V时，求解VGS=0时的ID； ②对于VGS=2V，重复①。
3.5图3.72中每个晶体管的开启电压均为VTN=0.4V。求解每个电路中晶体管的工作区域。


图3.72习题3.5图


3.6图3.73中每个晶体管的开启电压均为VTP=-0.4V。求解每个电路中晶体管的工作区域。


图3.73习题3.6图


3.7N沟道耗尽型MOSFET的参数为VTN=-1.2V，k′n=120μA/V2。当VGS=0，VDS=2V时的漏极电流为ID=0.5mA。求解W/L比。
3.8NMOS晶体管的μn=600cm2/(V-s)，当氧化物厚度tox分别为①500,②250,③100,④50和⑤25时，求解工艺传导参数k′n的值。
3.9N沟道增强型MOSFET的参数为VTN=0.4V，W=20μm，L=0.8μm，tox=200，μn=650cm2/(V-s)。①计算传导参数Kn。②当VGS=VDS=2V时，求解漏极电流。③当VGS=2V时，什么样的VDS值使得器件工作在饱和区的边缘？
3.10NMOS器件的参数为VTN=0.8V，L=0.8μm，k′n=120μA/V2。当晶体管偏置在饱和区且VGS=1.4V时，漏极电流ID=0.6mA。①沟道的宽度W是多少?②当VDS=0.4V时，求解漏极电流的值； ③什么样的VDS值使得器件工作在饱和区的边缘？
3.11一个特定的NMOS器件的参数为VTN=0.6V，L=0.8μm，tox=200，μn=600cm2/(V-s)。当晶体管偏置在饱和区且VGS=3V时，所需要的漏极电流为ID=1.2mA。求解器件所需的沟道宽度。
3.12沟道非常短的MOS晶体管在饱和时的电压关系不符合平方律，漏极电流转而由以下方程给出
ID=WCox(VGS-VTN)vsat
其中，vsat为饱和速度。假设vsat=2×107cm/s，利用习题3.11中的参数，求解电流。
3.13P沟道增强型MOSFET的k′p=50μA/V2。当VSG=VSD=2V时，漏极电流ID=0.225mA； 当VSG=VSD=3V时，ID=0.65mA。求解W/L比和VTP的值。
3.14P沟道增强型MOSFET的参数为KP=2mA/V2,VTP=-0.5V。栅极为地电位，源极和衬底电极为+5V。当漏极电压为①VD=0V，②VD=2V，③VD=4V，④VD=5V时，求解ID的值。
3.15PMOS晶体管的iDvDS特性曲线如图3.74所示。①这是一个增强型还是耗尽型器件？②求解KP和VTP的值。③求解vGS=3.5V和vGS=4.5V时的iD(sat)值。


图3.74习题3.15图


3.16P沟道耗尽型MOSFET的参数为VTP=+2V，k′p=40μA/V2,W/L=6。对于①VSG==-1V,②VSG=0，③VSG=+1V，求解VSD(sat)的值。如果晶体管偏置在饱和区，计算每个VSG对应的漏极电流值。
3.17PMOS晶体管的参数为VTP=-0.5V，k′p=50μA/V2,W=12μm，L=0.8μm。加源栅电压VSG=2V，当①VSD=0.2V，②VSD=0.8V，③VSD=1.2V，④VSD=2.2V，⑤VSD=3.2V时，求解漏极电流。
3.18PMOS晶体管的μp=250cm2/(V-s)，当氧化物厚度tox分别为①500,②250，③100，④50和⑤25时，求解工艺传导参数k′p的值。
3.19增强型NMOS和PMOS器件共同的参数为L=4μm，tox=500。NMOS晶体管的VTN=+0.6V，μn=675cm2/(V-s)，沟道宽度为Wn； PMOS器件的VTP=-0.6V，μp=375cm2/(V-s)，沟道宽度为Wp。设计两个晶体管的宽度，使它们在电气上等价，且当PMOS偏置在饱和区，VSG=5V时的漏极电流ID=0.8mA。Kn、Kp、Wn、Wp的值为多少？
3.20增强型NMOS晶体管的参数为VTN=1.2V，Kn=0.20mA/V2，λ=0.01V-1。当VGS=2.0V和VGS=4.0V时，分别计算输出电阻ro。VA的值为多少？
3.21N沟道增强型MOSFET的参数为VTN=0.5V，k′n=120μA/V2,W/L=4。若要使得VGS=2V，ro≥200kΩ，λ的最大值和VA的最小值是多少？
3.22增强型NMOS晶体管的参数为VTNO=0.8V，γ=0.8V1/2，f=0.35V。当VSB为何值时，衬底效应将导致开启电压变化2V？
3.23NMOS晶体管的参数为VTO=0.75V，k′n=80μA/V2,W/L=15，f=0.37V，γ=0.6V1/2。①晶体管偏置在VGS=2.5V，VSB=3V和VDS=3V，求解漏极电流ID。②对于VDS=0.25V，重复①。
3.24① MOS晶体管的二氧化硅栅极绝缘层厚度为tox=120。(Ⅰ) 计算理想的氧化物击穿电压。(Ⅱ) 如果要求安全系数为3，求解可以加到栅极的最大安全电压。② 氧化物厚度为tox=200，重复①。
3.25在一个功率MOS晶体管中，栅极可加的最大电压为24V，如果指定安全系数为3，求解所需的二氧化硅栅极绝缘层的最小厚度。
2. 晶体管的直流分析


图3.75习题3.26图


3.26在图3.75所示电路中，晶体管的参数为VTN=0.8V，Kn=0.5mA/V2。计算VGS、ID和VDS。
3.27图3.76所示电路中，晶体管的参数为VTN=0.8V，Kn=0.25mA/V2。当①VDD=4V,RD=1kΩ； ②VDD=5V,RD=3kΩ时，画出负载线并标出Q点。每种情况下的偏置工作区是什么？
3.28图3.77所示电路中，晶体管的参数为VTN=0.4V，k′n=120μA/V2,W/L=80。设计电路，使得IQ=0.8mA，Rin=200kΩ。


3.29图3.78所示电路中，晶体管的参数为VTP=-0.8V，Kp=0.20mA/V2。当①VDD=3.5V,RD=1.2kΩ②VDD=5V,RD=4kΩ时，画出负载线并标出Q点。每种情况下的偏置工作区是什么？



图3.76习题3.27图




图3.77习题3.28图




图3.78习题3.29图



3.30观察图3.79所示的电路，晶体管的参数为VTP=-0.8V，Kp=0.5mA/V2。计算ID、VSG和VSD。

3.31图3.80所示电路中，晶体管的参数为VTP=-0.8V，Kp=200μA/V2，计算VS和VSD。



图3.79习题3.30图




图3.80习题3.31图



3.32设计一个MOSFET电路，电路结构如图3.75所示。晶体管的参数为VTN=0.4V,k′n=120μA/V2，λ=0。电路的参数为VDD=3.3V，RD=5kΩ。设计电路，使得VDSQ≈1.6V，RS上的压降约为0.8V。令VGS=0.8V。流过偏置电阻的电流应约为漏极电流的5%。

3.33观察图3.81所示的电路。晶体管的参数为VTN=0.4V,k′n=120μA/V2。RS上的压降为0.2V。设计晶体管的W/L比，使得VDS=VDS(sat)+0.4V，同时求解R1、R2的值，使得Rin=200kΩ。
3.34图3.82所示的电路中，晶体管的参数为VTN=0.4V,k′n=120μA/V2，W/L=50。①求解VGS，使得ID=0.35mA。②求解VDS和VDS(sat)。
3.35图3.83所示的电路中，晶体管的参数为VTN=0.4V,k′n=120μA/V2，W/L=25。计算VGS、ID和VDS。画出负载线并标出Q点。



图3.81习题3.33图




图3.82习题3.34图




图3.83习题3.35图



3.36设计一个MOSFET电路，电路结构如图3.79所示。晶体管的参数为VTP=-0.6V，k′p=50μA/V2，λ=0。电路的偏置电压为±3V，漏极电流应为0.2mA，漏源电压约为3V，RS两端的电压大约和VSG相等。此外，流过偏置电阻的电流要求不超过漏极电流的10%。(提示： 为晶体管选择合理的宽长比)
3.37图3.84(a)和(b)所示电路的晶体管参数为Kn=0.5mA/V2，VTN=1.2V，λ=0。当①IQ=50μA，②IQ=1mA时，求解每个晶体管的
vGS和vDS值。
3.38图3.85所示的电路中，晶体管的参数为VTN=0.6V和Kn=200μA/V2，求解VS和VD。



图3.84习题3.37图



图3.85习题3.38图



*3.39①设计图3.86中的电路，使得IDQ=0.50mA，VD=1V。晶体管的参数为Kn=0.25mA/V2，VTN=1.4V。画出负载线并标出Q点。②选择最接近理想设计值的标准电阻值，所得到的Q点值是多少？③如果②中电阻有±10%的容差，确定IDQ的最大值和最小值。
3.40图3.87所示电路中的PMOS晶体管的参数为VTP=-0.7V，k′p=50μA/V2,L=0.8μm，λ=0。确定W和R的取值，使得ID=0.1mA，VSD=2.5V。
3.41设计图3.88中的电路，使得VSD=2.5V。偏置电阻中的电流不应超过漏极电流的10%。晶体管的参数为VTP=+1.5V，Kp=0.5mA/V2。



图3.86习题3.39图



图3.87习题3.40图




图3.88习题3.41图



*3.42①设计图3.89中的电路，使得IDQ=0.25mA，VD=-2V。晶体管的标称参数为VTP=-1.2V，k′p=35μA/V2，W/L=15。画出负载线并标出Q点。②如果k′p参数的容差为±5%，求解Q点的最大值和最小值。
3.43图3.90所示的电路中，晶体管的参数为VTP=-1.75V，Kp=3mA/V2。设计电路，使得ID=5mA，VSD=6V，且Rin=80kΩ。
3.44图3.91所示的电路中，每个晶体管的k′n=120μA/V2。同时，对于M1，有W/L=4，VTN=0.4V； 对于M2，有W/L=1，VTN=-0.6V。①求解输入电压，使得M1和M2都偏置在饱和区。②求解每个晶体管的工作区以及当vI分别为0.6V及1.5V时的输出电压vO。



图3.89习题3.42图




图3.90习题3.43图




图3.91习题3.44图



3.45观察图3.91所示的电路，晶体管M1的参数为VTN=0.4V，k′n=120μA/V2； 晶体管M2的参数为VTN=-0.6V，k′n=120μA/V2，W/L=1。求解M1的W/L比，使得当vI=3V时，vO=0.025V。
3.46图3.92所示电路中的晶体管具有相同的参数VTN=0.4V，k′n=120μA/V2。①如果M1和M2的宽长比为(W/L)1=(W/L)2=30,求解VGS1、VGS2、VO和ID。②如果宽长比变为(W/L)1=30，(W/L)2=15，重复①。③如果宽长比变为(W/L)1=15，(W/L)2=30，重复①。
3.47观察图3.93所示的电路。①晶体管的标称参数为VTN=0.6V，k′n=120μA/V2，设计每个晶体管所需的宽长比，使得IDQ=0.8mA，V1=2.5V，V2=6V。②如果每个晶体管的k′n参数分别变化+5%,-5%,求解两种情况下V1和V2值的变化。③如果M1的k′n参数减小5%，而M2和M3的k′n参数增大5%，求解V1和V2的值。



图3.92习题3.46图





图3.93习题3.47图



3.48图3.36所示的电路中，所有晶体管的参数为VTN=0.6V，k′n=120μA/V2，λ=0。ML的宽长比为(W/L)L=2。设计驱动晶体管的宽长比，使得当VI=5V时，VO=0.15V。
3.49图3.39所示电路中，晶体管的参数为VTND=0.6V，VTNL=-1.2V，λ=0，k′n=120μA/V2。令VDD=5V。ML的宽长比为(W/L)L=2。设计驱动晶体管的宽长比，使得当VI=5V时，VO=0.10V。
3. MOSFET开关和放大电路
3.50观察图3.94所示的电路。电路的参数为VDD=3V，RD=30kΩ。晶体管的参数为VTN=0.4V，k′n=120μA/V2。①求解晶体管的宽长比，使得当VI=2.6V时，VO=0.08V。②对于VI=3V，重复①。
3.51图3.95所示电路中的晶体管用来开关LED。晶体管的参数为VTN=0.6V，
k′n=80μA/V2，λ=0。二极管的开启电压为Vr=1.6V。设计RD和晶体管的宽长比，使得当VI=5V和VDS=0.15V时，ID=12mA。
3.52图3.96所示为用来开关LED的另一种电路结构。晶体管的参数为VTP=-0.6V，k′p=40μA/V2，λ=0，二极管的开启电压为Vr=1.6V。设计RD和晶体管的宽长比，使得当VI=0V和VSD=0.20V时，ID=15mA。



图3.94习题3.50图




图3.95习题3.51图




图3.96习题3.52图



3.53图3.46所示的二输入NMOS或非逻辑门电路中，晶体管的参数为VTN1=VTN2=0.6V，λ1=λ2=0，k′n1=k′n2=120μA/V2。漏极电阻RD=50kΩ。①假设(W/L)1=(W/L)2，求解晶体管的宽长比，使得当V1=V2=5V时，VO=0.15V。②利用①的结果，求解当V1=5V，V2=0.2V时的VO。
3.54图3.49(a)所示的电流源电路中，所有晶体管的参数为VTN=0.4V，k′n=120μA/V2，λ=0。晶体管M1和M2相匹配。偏置电源为V+=2.5V和V-=-2.5V。要求电流为IQ1=125μA和IREF1=225μA。对于M2，要求VDS2(sat)=0.5V； 对于M1，要求
VDS1=2V。①求解晶体管的W/L比； ②求解RD。
3.55图3.49(b)所示的电流源电路中，所有晶体管的参数为VTP=-0.4V，k′p=50μA/V2，λ=0。偏置电源为V+=5V和V-=-5V。要求电流为IQ2=200μA和IREF2=125μA。对于MB，要求VSDB(sat)=0.8V； 对于MA，要求VSDA=4V。晶体管MA和MB相匹配。①求解晶体管的W/L比； ②求解RD。
3.56观察图3.50所示的电路。每个晶体管的开启电压和工艺传导参数均为VTN=0.6V，k′n=120μA/V2。令所有晶体管的λ=0。假设M1和M2相匹配。设计宽长比，使得IQ=0.35mA，IREF=0.15mA，VDS2(sat)=0.5V。求解RD，使得VDS1=3.5V。
4. 结型场效应晶体管
3.57N沟道耗尽型JFET的源极和栅极连接在一起。请问什么样的VDS值能保证这个两端器件偏置在饱和区？在此偏置状态下的漏极电流是多少？
3.58某N沟道JFET的参数为IDSS=6mA，VP=-3V。计算VDS(sat)。如果VDS>VDS(sat)，在以下条件下求解ID： ①VGS=0; ②VGS=-1V； ③VGS=-2V; ④VGS=-3V。
3.59某P沟道JFET偏置在饱和区，其中VSD=5V。若当VGS=1V时ID=2.8mA； VGS=3V时ID=0.30mA，求解IDSS和VP。
3.60观察图3.97所示的P沟道JFET电路。求解使晶体管偏置在饱和区的VDD的范围。如果IDSS=6mA，VP=2.5V，求解VS。
3.61观察一个GaAs MESFET电路。当器件偏置在饱和区时，可以发现，当VGS=0.35V时，ID=18.5μA； 当VGS=0.50V时，ID=86.2μA。求解传导参数k和开启电压VTN。
3.62GaAs MESFET的开启电压VTN=0.24V。最大允许栅源电压VGS=0.75V。当晶体管偏置在饱和区时，最大漏极电流为ID=250μA。传导参数k的值是多少？
3.63图3.98所示的电路中，晶体管的参数为IDSS=10mA，VP=-5V。求解IDQ、VGSQ和VDSQ。



图3.97习题3.60图




图3.98习题3.63图



3.64观察图3.99所示的N沟道JFET源极跟随器电路。要求输入电阻为Rin=500kΩ，IDQ=5mA，VDSQ=8V，VGSQ=-1V，求解RS、R1和R2以及所需晶体管的IDSS和VP的值。
3.65图3.100所示电路中的晶体管参数为IDSS=8mA，VP=4V。设计电路，使得ID=5mA。假设Rin=100kΩ，求解VSG和VSD。
3.66图3.101所示的电路中，晶体管的参数为IDSS=7mA，VP=3V。
令R1+R2=100kΩ。设计电路，使得IDQ=5.0mA，VSDQ=6V。



图3.99习题3.64图





图3.100习题3.65图




图3.101习题3.66图



3.67图3.102所示电路中的晶体管参数为IDSS=8mA,VP=-4V。求解VG、IDQ、VGSQ和VDSQ。
3.68观察图3.103所示的电路，求得VDS的静态值为VDSQ=5V。如果IDSS=10mA，求解IDQ、VGSQ和VP。



图3.102习题3.67图




图3.103习题3.68图





图3.104习题3.69图



3.69图3.104所示的电路中，晶体管的参数为IDSS=4mA，VP=-3V。设计RD，使得VDS=|VP|，ID的值是多少？
3.70观察图3.105所示的源极跟随器电路，晶体管的参数为IDSS=2mA，VP=2V。设计电路，使得IDQ=1mA，VSDQ=10V，且流过R1和R2的电流为0.1mA。
3.71图3.106所示的电路中，GaAs MESFET的参数为k=250μA/V2，VTN=0.20V。令R1+R2=150kΩ。设计电路，使得ID=40μA，VDS=2V。
3.72图3.107所示的电路中，GaAs MESFET的开启电压为VTN=0.15V。令RD=50kΩ。求解所需的传导参数的值，使得当VI=0.75V时，VO=0.70V。



图3.105习题3.70图




图3.106习题3.71图




图3.107习题3.72图



5. 计算机仿真题
3.73利用计算机仿真，验证练习题3.5的结果。
3.74①利用计算机仿真，画出图3.41所示CMOS电路的电压传输特性曲线。其中使用例题3.11中给出的参数。②MN的宽长比加倍，在此情况下，重复①。
3.75①利用计算机仿真，画出当V2=0，0≤V1≤5V时，图3.46所示NMOS电路的电压传输特性曲线。其中使用例题3.13给出的电路和晶体管参数。②当0≤V1=V2≤5V时,重复①。
3.76利用计算机仿真，验证例题3.17中对图3.52所示多晶体管电路的分析结果。
6. 设计习题
(注意： 所有的设计都应该和计算机仿真联系起来。)
*3.77观察图3.30所示的PMOS电路。设计电路，使得IDQ=100μA，且Q点位于负载线饱和区的中心。假设R1+R2=500kΩ，且晶体管的参数与练习题3.6中给出的相同。
*3.78观察图3.39所示带耗尽型负载的电路。假设电路偏置在VDD=3.3V，晶体管的开启电压为VTND=0.40V，VTNL=-0.75V。同时假设k′n=80μA/V2。设计电路，使得VI=3.3V时，VO=0.05V，且最大功耗为150μW。
*3.79重新设计图3.50中的恒流源电路。偏置电压为V+=3.3V，V-=-3.3V。所有晶体管的参数为VTN=0.4V,k′n=100μA/V2。要求电流为IREF=100μA,IQ=60μA。同时指定VDS2(sat)=0.6V，VGS1=VGS2，VDS1=2.5V。求解所有的宽长比和RD的值(注意： 要求最小的宽长比大于1)。
*3.80观察图3.52所示的多晶体管电路。偏置电压为V+=3.3V，V-=-3.3V。晶体管的参数为VTN=0.4V,k′n=100μA/V2。设计电路，使得IDQ1=100μA,IDQ2=250μA,VDSQ1=VDSQ2=3.3V，且Ri=200kΩ。