第3章逻辑门电路
本章主要学习实现各种逻辑运算的逻辑门电路。首先学习半导体器件的开关特性及其门电路，然后重点学习TTL门电路和MOS门电路的工作原理、逻辑功能、电气特性及主要参数等。学完本章后，读者能够使用集成门电路设计简单数字电路解决实际应用问题。
3．1学习要求
本章各知识点的学习要求如表3．1．1所示。


表3．1．1第3章学习要求



知识点
学 习 要 求

熟练掌握正确理解一般了解


电子开关
数字电路中逻辑值与电子开关√

理想开关特性√


二极管开关特性及其门电路
二极管伏安特性、静态开关特性√

二极管的动态开关特性√

二极管与门、非门√


三极管开关特性及其门电路
三极管工作状态的判断方法、静态开关特性√

三极管的动态开关特性√

三极管非门、DTL与非门√


TTL逻辑门电路
内部结构和工作原理√

TTL与非门的电压传输特性、静态输入和输出特性√

TTL与非门的动态特性√

OC门、三态门√

TTL集成逻辑门√


MOS逻辑门电路
MOS管工作原理、开关特性√

NMOS非门、与非门、或非门√

CMOS非门结构和工作原理√

CMOS电压传输特性、输出特性√

CMOS保护电路、动态特性√

CMOS OD门、三态门、传输门√


集成逻辑门电路的应用
TTL与CMOS门的性能比较√

TTL与CMOS器件的接口问题√

两种有效电平及两种逻辑符号√


3．2要点归纳
3．2．1半导体器件的开关特性
1． 二极管的开关特性
1) 二极管静态开关特性
二极管静态开关特性如表3．2．1所示。


表3．2．1二极管静态开关特性



工 作 状 态导通截止

条件外加正向电压，且电压值大于死区电压外加反向电压，或加正向电压但电压值小于死区电压

电路形式


等效电路


特点等效电阻很小，如忽略正向压降，相当于开关闭合等效电阻很大，如忽略反向电流IS，相当于开关断开

2) 二极管动态开关特性
由于二极管的PN结具有等效电容，二极管的通断转换伴随着电容的充放电，需要一定的时间。二极管从截止转换为导通所需的时间称为开通时间ton； 从导通转换为截止所需的时间称为关断时间toff，通常也称为反向恢复时间tre。
开通时间ton形成的原因： PN结反向截止电流消失、PN结达到动态平衡、PN结正向导通并形成稳定的电荷分布和稳定的正向电流所需要的时间。
反向恢复时间tre形成的原因： 二极管的存储电荷消散所需要的时间。
2． 三极管的开关特性
1) 三极管静态开关特性
三极管静态开关特性如表3．2．2所示。


表3．2．2三极管静态开关特性(以NPN型硅管为例)



工 作 状 态截止放大饱和

条件iB≈00<iB<IBSiB>IBS

工作特点
偏置情况发射结电压uBE< 0．5V，集电结反偏发射结正偏且uBE>0．5V，集电结反偏发射结正偏且uBE> 0．5V，集电结正偏

集电极电流iC≈0iC=βiBiC=ICS≈VCC/RC

管压降uCE=VCCuCE=VCC-iCRCuCE=UCES≈0．3V

近似等效电路



c、e间等效电阻很大，约为数百kΩ，相当于开关断开可变很小，约为数百Ω，相当于开关闭合


2) 三极管动态开关特性
三极管从截止到饱和或者从饱和到截止两种状态之间相互转换时，其内部电荷有消散和建立的过程，即动态特性。三极管开关时间的主要参数： 
(1) 延迟时间td——从输入信号uI正跳变的瞬间开始，到集电极电流iC上升到0．1ICS所需的时间。
(2) 上升时间tr——集电极电流iC从0．1ICS上升到0．9ICS所需的时间。
(3) 存储时间ts——从输入信号uI下跳变的瞬间开始，到集电极电流iC下降到0．9ICS所需的时间。
(4) 下降时间tf——集电极电流从0．9ICS下降到0．1ICS所需的时间。

其中，td和tr之和称为开通时间ton，即ton=td+tr； ts和tf之和称为关闭时间toff，即toff=ts+tf。
3． 场效应管的开关特性
1) 场效应管静态开关特性
场效应管静态开关特性如表3．2．3所示。


表3．2．3场效应管静态开关特性(以NMOS管为例)



工作状态(工作区)截止区饱和区(恒流区)可变电阻区

电压判断条件uGS<UTuGS≥UT，uGD≤UTuGS≥UT，uGD>UT

工作特点
沟道情况漏极、源极间无导电沟道漏极、源极间有导电沟道，且沟道有夹断漏极、源极间有导电沟道，且沟道无夹断

电流情况(源极电流iG，漏极电流iD)iG=0，
iD≈0iG=0，
iD=f(uGS)iG=0，
iD>0

d、s间电阻∞很大很小

近似等效电路



d、s间开关作用相当于开关断开相当于开关闭合



2) 场效应管动态开关特性
由于MOS管极间电容、杂散电容和导通电阻的存在，状态转换要受电容充放电的影响。MOS管电容上电压不能突变是造成输入或输出电压传输滞后的主要原因。另外，由于MOS管的导通电阻比三极管的饱和导通电阻要大得多，漏极电阻也比三极管集电极电阻大，所以，MOS管的充、放电时间较长，使MOS管的开关速度比三极管的开关速度低，即其动态性能较差。
3．2．2TTL门电路
表3．2．4列出了常用的TTL门。


表3．2．4TTL门



种类电路逻 辑 符 号

非门

续表


种类电路逻 辑 符 号

与非门


或非门


OC门


三态门


3．2．3MOS门电路
MOS门电路有NMOS门和CMOS门两大类。
1． NMOS门
NMOS门的结构及原理见表3．2．5，其逻辑符号与同种类的TTL门的逻辑符号相同。


表3．2．5NMOS门



种类电路结构特点及逻辑符号


NMOS非门
当输入uI为高电平8V时， T1、T2导通。因为两管的导通电阻RDS1RDS2，所以输出电压为

uO=RDS1RDS1+RDS2VDD≤1V

输出为低电平。当输入uI为低电平(≤1V)时，T1截止，T2导通(开启点)。则uO=VDD-UT=8V，输出为高电平。

逻辑符号参见表3．2．4


NMOS与非门

NMOS或非门
所有管子均为NMOS管。输入变量个数=工作管(T1、T2)个数； 所有工作管(T1、T2)共用一个负载管(T3)。

工作管相串，则输入变量相与； 工作管相并，则输入变量相或。

逻辑符号参见表3．2．4

2． CMOS门
表3．2．6列出了常用的CMOS门，其逻辑符号与同种类的TTL门的逻辑符号相同。


表3．2．6CMOS门



种类电路结构特点及逻辑符号

CMOS非门当输入uI=0V时，TN截止，TP导通，uO≈VDD，输出为高电平； 当输入uI=VDD时，TN导通，TP截止，uO≈0V，输出为低电平。

逻辑符号参见表3．2．4


CMOS与非门

CMOS或非门
由NMOS管与PMOS管互补而成。

输入变量个数=工作管个数(TN1、TN2)； 工作管(TN1、TN2)与负载管(TP1、TP2)一一对应。

工作管是NMOS管，负载管是PMOS管，且接法不同(工作管之间相串，则负载管之间相并； 反之亦然)。

工作管相串，则输入变量相与； 工作管相并，则输入变量相或。

逻辑符号参见表3．2．4

CMOS三态门
该电路是低电平有效的三态非门，其逻辑符号如下： 


续表


种类电路结构特点及逻辑符号

CMOS OD门
逻辑符号与OC门的逻辑符号相同； 其使用方法与OC门相似

CMOS传输门


传输门是CMOS特有的门电路

3．2．4TTL逻辑门与CMOS逻辑门的性能比较
TTL逻辑门与CMOS逻辑门的性能比较参见表3．2．7。


表3．2．7TTL逻辑门与CMOS逻辑门的性能比较



电压传输特性参 数 名 称TTLCMOS






输出高电平UOH/V3．6VDD

输出低电平UOL/V0．30

输出高电平的最小值UOH(min)/V2．40．9VDD

输出低电平的最大值UOL(max)/V0．40．01VDD

关门电平UOFF/V0．80.45VDD

开门电平UON/V2．00．55VDD

阈值电压UTH/V1．4VDD/2

低电平噪声容限UNL/V0．430%VDD

高电平噪声容限UNH/V0．430%VDD

输入低电平电流IIL/mA1．60．001

输入高电平电流IIH/μA400．1

输出低电平电流IOL/mA160．51

输出高电平电流IOH/mA0．40．51

扇出系数/个约10约50

传输延迟时间tpd/ns9．545

功耗(每门)PD/mW100．005



3．2．5TTL与CMOS器件之间的接口问题
TTL和CMOS电路的高、低电平和输入、输出电流参数各不相同，因而在混合使用TTL和CMOS两种器件时，就存在一个接口问题。
TTL门驱动CMOS门或CMOS门驱动TTL门时，驱动门必须要为负载门提供符合要求的高、低电平和足够的输入电流，即要满足下列条件： 
驱动门的UOH(min)≥负载门的UIH(min)；

驱动门的UOL(max)≤负载门的UIL(max)；

驱动门的IOH(max)≥负载门的IIH(总)；

驱动门的IOL(max)≥负载门的IIL(总)。
3．2．6多余输入端的处理
对于TTL门电路，如果输入端悬空，从理论上讲相当于接高电平，不影响逻辑关系。但在实际应用中，悬空的输入端容易引入干扰信号，造成逻辑错误，应当尽量避免悬空。
对于MOS门电路，由于MOS管具有很高的输入阻抗，更容易接收干扰信号，在外界有静电干扰时，还会在悬空的输入端积累起高电压，造成栅极击穿。所以，MOS门电路的多余输入端是绝对不允许悬空的。
多余输入端的处理应以不改变电路逻辑关系及稳定可靠为原则，通常采用下列方法： 
(1) 对于与非门及与门，多余输入端应接高电平，也可以与使用的输入端并联使用； 
(2) 对于或非门及或门，多余输入端应接低电平，也可以与使用的输入端并联使用。
3．3难点释疑
1． 如何判断三极管工作在截止、放大还是饱和状态？
答： 三极管构成的开关电路及三极管输出特性曲线如图3．3．1所示。以硅管为例，三极管工作在截止、放大、饱和状态的电流、电压和管压降等参数值如表3．3．1所示。


图3．3．1三极管开关电路



表3．3．1三极管开关电路工作特点



工 作 状 态截止放大饱和

基极电流iBiB≈00<iB<IBSiB>IBS

集电极电流iCiC≈0iC=βiBiC=ICS≈VCC/RC

偏置电压发射结电压uBE< 0．5V，集电结反偏发射结正偏且uBE> 0．5V，集电结反偏发射结正偏且uBE> 0．5V，集电结正偏

管压降uCE=VCCuCE=VCC-iCRCuCE=UCES≈0．3V

开关状态开关断开开关闭合

由表3．3．1可见，判断三极管处于何种工作状态，可以采用如下两种方法： 
(1) 电流法。三极管工作在截止状态的条件是uI< 0．5V（因uI较小且uCE=VCC，所以集电结反偏）。若uI>0．7V，三极管处于放大或饱和状态，发射结的导通压降UBE=0.7V，可计算IBS或ICS，然后比较iB与IBS的大小或者比较iC与ICS的大小，由此可判断三极管的状态。
(2) 电压法。若uI>0．7V，也可以采用电压法判断三极管是处于放大还是饱和状态。假设三极管处于放大工作状态，则可求出电流iB、iC，由此求得uCE及三极管的偏置情况，通过uCE或偏置情况亦可判断三极管的状态。若uCE>UBE(集电结反偏)，则三极管处于放大状态，若uCE<UBE(集电结正偏)，则三极管处于饱和状态。
2． 如何判断NMOS管工作在截止区、饱和区还是可变电阻区？
答： 以增强型NMOS管为例，其构成的开关电路及输出特性曲线如图3．3．2所示，UT为开启电压。作为开关使用，希望输出高电平尽可能接近VDD，低电平尽可能接近零，以满足开关状态“闭合”和“断开”的要求。


图3．3．2MOS管开关电路


表3．3．2为增强型NMOS管开关电路的工作特点，由表可知，判断NMOS管处于哪个工作区域，可以通过判断和计算uGS、uGD或uDS大小去实现。
(1) 若uGS<UT，NMOS管工作在截止区，d、s之间相当于一个断开的开关，此时器件无功率损耗，uO=VDD，即输出为高电平。
(2) 若uGS≥UT，且uGD≤UT，即uDS≥uGS-UT，NMOS管工作在饱和区。由输出特性曲线可知，iD不随uDS变化，随着uGS的增大，uO随之下降，并取值在0~VDD。


表3．3．2增强型NMOS管开关电路工作特点



工作状态(工作区)截止区饱和区(恒流区)可变电阻区

电压uGS、uGD或uDSuGS<UTuGS≥UT，
uGD≤UT或uDS≥uGS-UTuGS≥UT，
uGD>UT或uDS<uGS-UT

电流iG、iDiG=0，
iD≈0iG=0，
iD=f(uGS)iG=0，
iD>0

开关开关断开开关闭合

(3) 若uGS≥UT，且uGD>UT，即uDS<uGS-UT，NMOS管工作在可变电阻区。由输出特性曲线可知，uGS越大，输出特性曲线越倾斜，即NMOS的等效电阻越小，此时MOS管的d、s之间相当于一个闭合的开关，当uGS足够大时，使得RD远大于d、s之间的等效电阻时，uO≈0，即输出为低电平。
3． OC门驱动TTL门时，如何选择RP？若负载门分别为与非门和或非门时，如何计算TTL门的总输入电流？
答： 
1) RP的选择
OC门驱动TTL门电路如图3．3．3所示，需要确定上拉电阻RP的大小。RP的值选择在最小值RP(min)和最大值RP(max)之间。若要求电路速度快，选择RP的值接近RP(min)； 若要求电路功耗小，选择RP的值接近RP(max)。


图3．3．3外接上拉电阻RP的选择


RP(min)的计算为
RP(min)=VCC-UOL(max)IOL-mIIL
式中，UOL(max)是OC门输出低电平的上限值，IOL是OC门输出低电平电流，IIL是负载门的输入低电平电流，m是负载门的个数。
RP(max)的计算为
RP(max)=VCC-UOH(min)m′IIH
式中，UOH(min)是OC门输出高电平的下限值，IIH是负载门的输入高电平电流，m′是负载门输入端的个数。

2) TTL门的总输入电流计算
计算负载门的总输入电流时，负载门为与非门和或非门的总输入电流是不一样的，要弄清楚这个问题，就需对与非门和或非门的输入级电路结构有所了解。以两输入端为例，如图3．3．4和图3．3．5所示，与非门的输入级由一个多发射极三极管构成，每个发射极为一个输入端，而或非门的输入级由两个独立的三极管构成。


图3．3．4与非门电路




图3．3．5或非门电路


(1) 负载门为与非门。
由图3．3．4(a)可见，当输入uI接低电平0．3V时，T1的发射结导通，其基极电压为UB1=0．3+0．7=1V，该电压作用于T1的集电结和T2、T3的发射结上，T2、T3不可能导通，所以T1的集电极电流为零，由此可得IIL=1mA。
观察可知，无论一个与非门有几个输入端并联在一起，总的低电平输入电流都等于一个输入端接低电平的电流IIL。因此，对于图3．3．3所示的电路，负载门均为与非门且总数为m，总的低电平输入电流等于mIIL。
当输入uI接高电平3．6V时，如图3．3．4(b)所示，此时UB1=3×0．7=2．1V，T2、T3饱和导通，T1的发射结反向偏置，而集电结正向偏置，e1、b1、c1和e2、b1、c1分别构成了两个倒置状态的三极管，所以总输入电流等于各个输入端电流之和。因此，对于图3．3．3所示的电路，负载门均为与非门，输入端总数为m′，总的高电平输入电流等于m′IIH。
(2) 负载门为或非门。
由图3．3．5可知，因或非门输入级由独立的三极管构成，所以无论输入端接高电平还

是低电平，总输入电流等于各个输入端电流之和。
综上可知，计算负载门输入端的总输入电流时，低电平的总输入电流与高电平的总输入电流是不一样的，不仅取决于负载门的个数及其输入端的个数，还与负载门的类型相关，原因在于与非门和或非门的输入级电路结构是不同的。
4． 如何判断TTL门和CMOS门的输入端通过电阻接地时的逻辑电平？
答： 以二输入端的与非门电路为例，如图3．3．6所示。


图3．3．6与非门电路

(1) 若图3．3．6(a)、(b)两个电路均为74LS系列TTL门，UIL(max)=0．8V，UIH(min)=2V，根据TTL门电路的输入端负载特性，分别计算出其关门电阻Roff≈0．91kΩ和开门电阻Ron≈1．93kΩ，在图3．3．6(a)中，R<Roff，该输入端相当于接低电平，输出L为高电平。在图3．3．6(b)中，R>Ron，该输入端相当于接高电平，输出L=。
(2) 若图3．3．6(a)、(b)两个电路均为CMOS门时，由于CMOS门中MOS管的栅极是绝缘的，栅极电路为0，所以输入端通过电阻接地，无论电阻取何值，只要不是无穷大，输入端电位为地电位，因此图3．3．6(a)、(b)中与非门的输出均为高电平。
3．4重点剖析
【例3．1】在例图3．1(a)所示的开关电路中，已知VCC=5V，VEE=-5V，RC=1kΩ，R1=2．5kΩ，R2=10kΩ，三极管的电流放大系数β=30，试判断在输入为高电平3．6V和低电平0．3V时三极管的工作状态。


例图3．1三极管开关电路


解： 对于三极管组成的电路，读者已经熟练掌握例图3．1(b)所示电路的参数计算方法和三极管工作状态的判断。对于更复杂的电路，可以首先利用戴维南定理将输入端电路进行等效简化，从而转换成例图3．1(b)所示电路的形式。根据戴维南定理，等效输入电压u′I为三极管b、e两端开路时的电压，等效电阻RB等于将电压源短路后从b端断开后看进去的电阻，于是可得
u′I=R2R1+R2uI+R1R1+R2VEE=0．8uI-1V

RB=R1∥R2=2kΩ
当uI=3．6V时，u′I=1．88V，基极电流为
iB=u′I-UBERB=1．88-0．72=0．59mA
临界饱和基极电流为
IBS=VCC-UCESβRC=5-0．330×1≈0．16mA
可见，iB>IBS，因此三极管处于饱和状态。
当uI=0．3V时，u′I=-0．76V，三极管处于截止状态。
注： 该题主要考查三极管工作状态的判断方法，同时需要注意分析复杂电路时常使用戴维南定理、叠加原理等经典电路分析方法。
【例3．2】 要实现例图3．21中TTL电路所要求的逻辑关系，请问各电路的接法是否正确？若不正确，请予改正。


例图3．21


解： 例图3．21(a)错误，异或关系只限于两个变量。正确的电路见例图3．22(a)。
例图3．21(b)错误。正确的电路应在输出端与电源电压VCC之间接上拉电阻(图略)。此时电路实现线与的逻辑关系： L2=AB·CD=AB+CD。
例图3．21(c)错误，图中电路的实际逻辑关系为L3=1·1+AB+C·0=0。要实现L3=AB+C，对应正确的电路见例图3．22(b)，图中L3=0·0+AB+C·1=AB+C。
例图3．21(d)正确。当B=0时，G2输出高阻态，对于G3来说，相当于输入高电平。同时G1处于正常工作状态，X=，异或门输出L4==A。当B=1时，G1输出高阻态，相当于给G3输入高电平。同时G2处于正常工作状态，Y=A=A，异或门输出L4==。综合两种情况，得L4=A+B=AB。


例图3．22


*特别提示： 异或和同或是数字电路中常见的逻辑关系。其逻辑表达式如下： 
异或L=A·+·B=AB
当A=0时，L=B。当A=1时，L=。
同或L=·+A·B=AB
当A=0时，L=。当A=1时，L=B。
【例3．3 】逻辑电路及输入波形如例图3．31所示，试对应输入信号画出输出L1、L2的波形。


例图3．31


解： 例图3.31(a)中： L1=A·AB·B·AB=AB。


例图3．32

例图3.31(b)中： 当C=0时，G1输出高阻态，相当于输出开路，不会影响L2。同时G2处于正常工作状态，输出L2由它来决定： L2=AB； 当C=1时，G2输出高阻态，同时G1处于正常工作状态，输出L2由G1决定： L2=·=A+B。
根据以上分析，对应输入信号画出输出L1、L2的波形如例图3．32所示。

*特别提示： 画组合逻辑电路的工作波形时要注意： 
首先分析电路的逻辑关系，写出表达式。然后依据表达式体现的逻辑关系分段(根据输入信号的变化来分段)画出波形。
【例3．4】 MOS逻辑门如例图3．4所示，试分别写出输出L1、L2的逻辑表达式。


例图3．4



解： 例图3.4(a)： NMOS逻辑门，由两级电路构成。T1~T3构成第一级，输出X=AB； T4~T7构成第二级，其输出L1=(A+B)X=(A+B)AB=+AB=A⊙B。
例图3.4(b)： CMOS逻辑门，由两级电路组成。T1~T8构成第一级，其输出X=AB+CD； T9、T10构成第二级，其输出L2==AB+CD。
*特别提示： （1） 注意MOS逻辑门的结构特点，见表3．2．5和表3．2．6。
（2） 根据MOS逻辑门电路的组成规律可以直接写出相应的逻辑表达式，要点如下： 
① 工作管相串，则输入变量相与； 工作管相并，则输入变量相或。
② 串、并(与、或)之后转换为输出，要在原逻辑关系的基础上取非。
③ 以上运作仅限于单级电路。对于多级逻辑门，要先划分各级电路，再按照上述方法由前至后逐级分析。
(3) 若由逻辑图比较复杂，不易直接写出逻辑表达式，也可以先由逻辑图写出真值表，然后由真值表求得逻辑表达式。
【例3．5】MOS逻辑门电路如例图3．5所示，试分别列出体现两电路输出与输入逻辑关系的真值表。


例图3．5


解： 例图3.5(a)： NMOS三态逻辑门，其中C为控制端，A、B为数据输入端。当C=0时，T5、T7截止，可视为开路，此时的电路由三级组成，第一级： T1~T3构成或非门，输出X=A+B； 第二级： T4、T6构成非门，输出Y=； 第三级由T8、T9构成，当X=0时，Y=1，T8截止、T9导通，L1输出高电平。当X=1时，Y=0，T8导通、T9截止，L1输出低电平，可见L1==A+B。当C=1时，T5、T7都导通，X、Y均为低电平，T8、T9都截止，输出L1呈高阻态。可见电路为低电平有效的三态或门，其真值表见例表3．5(a)。
例图3.5(b)： CMOS三态逻辑门，电路由非门及传输门组成。其中B为控制端，A为数据输入端。当B=0时，传输门内部的管子截止，相当于开关断开，输出L2端呈高阻态。当B=1时，传输门内部的管子导通，相当于开关闭合，L2=，可见电路为高电平有效的三态非门，其真值表见例表3．5(b)。


例表3.5(a)



CABL1

0
000

011

101

111


1×高阻



例表3.5(b)



BAL2

1
01

10


0×
高

阻


【例3．6】 试判断能否使用74HC04中的一个非门驱动8个74LS系列非门？已知HC系列门电路的参数： IOL=4mA，IOH=4mA，UOL(max)=0．33V，UOH(min)=3．84V； 74LS系列门电路的参数： IIL=0．4mA，IIH=0．02mA，UIL(max)=0．8V，UIH(min)=2V。
(1) 根据已知条件可以判断，HC系列门与74LS系列门电路的逻辑电平是匹配的，即驱动门与负载门满足下列关系式： 
UOH(min)≥UIH(min)

UOL(max)≤UIL(max)
(2) 驱动门输出低电平时，根据已知条件可以判断： IOL=4mA，负载门的总输入电流为8×IIL=3．2mA<IOL； IOH=4mA，负载门的总输入电流为8×IIH=0．16mA<IOH。由此可见，驱动门与负载门满足电流匹配关系。
因此，可以使用74HC04中的一个非门驱动8个74LS系列非门。
3．5同步自测
3．5．1同步自测题
一、 填空题
1． 数字电路中，晶体管一般工作在状态。

2． 数字电路中，三极管的开关状态是指三极管分别工作在和状态。
3． 若三极管工作在饱和区，则发射结，集电结。
4． TTL逻辑门电路中，输入级采用多发射极三极管可以实现逻辑功能。
5． TTL与非门的两个状态通常称为关门状态和开门状态，当输入有低电平时，对应的是状态； 当输入全为高电平时，对应的是状态。
6． 电路的噪声容限，其抗干扰能力越强。
7． 三态门能够输出的三种工作状态是、和。
8． 在TTL类电路中，输入端悬空相当于接； 在MOS门电路中，输入端是否可以悬空？。
9． 与门的多余输入端可； 或门的多余输入端可。
10． CMOS门电路中，若电源电压VDD=10V，则输出低电平电压值近似为，输出高电平电压值近似为。
二、 选择题
1． TTL门电路中，可以实现线与功能的门是()。

A． 与非门
B． OC门
C． 三态门
D． 异或门
2． 不属于CMOS逻辑电路优点的说法是()。
A． 输出高低电平理想
B． 电源适用范围宽
C． 抗干扰能力强
D． 电流驱动能力强
3． 当()时，增强型NMOS管相当于开关闭合。
A． uGS≥UT，uGD>UT
B． uGS≥UT，uGD≤UT
C． uGS<UT，uGD>UT
D． uGS<UT，uGD≤UT
4． 已知A、B、C、D图中的门均为TTL门电路，则能实现Y=逻辑功能的是()。
A． 
B． 
C． 
D． 
5． 已知某门电路的输入A、B和输出L的波形图如图3．5．1所示，由此可判断该门的类型为()。
A． 与非门
B． 或非门
C． 异或门
D． 同或门


图3．5．1


三、 分析计算题
1． 已知某逻辑门的参数为IOH=1mA，IOL=20mA，IIH=20μA，IIL=1．5mA，试求该种逻辑门的扇出系数。
2． 已知TTL门电路(输出低电平为0．3V，高电平为3．6V)如图3．5．2所示，若输入A分别接0．3V和3．6V电压，分别用电压表测试门电路中的电压值，则电压表V1和V2的指示数分别是多少？
3． 由TTL与非门、发光二极管LED和电阻R构成的逻辑测试笔电路如图3．5．3所示，该逻辑测试笔可用于检查TTL逻辑电路的逻辑值。已知LED正向导通时的电流是10mA，导通压降为1．7V。
(1) 计算电阻R的阻值； 
(2) 说明电阻R和与非门的作用。



图3．5．2




图3．5．3


4． 电路如图3．5．4(a)所示，G1、G2均为TTL门电路，加在输入端的波形如图3．5．4(b)所示，画出输出L的波形。


图3．5．4


5． 由传输门和非门构成的电路及输入波形如图3．5．5(a)、(b)所示，试画出输出L的波形并说明该电路实现的逻辑功能。


图3．5．5



3．5．2同步自测题参考答案
一、 填空题

1． 开关
2． 饱和，截止
3． 正偏，正偏
4． 与
5． 关门，开门
6． 越大
7． 高电平，低电平，高阻态
8． 高电平，不可以
9． 接高电平或与使用的输入端并联，接低电平或与使用的输入端并联
10． 0V，10V
二、 选择题
1~5B、D、A、D、C
三、 分析计算题
1． 解： 由给定参数可求得NOH=50，NOL=13，取两者最小者，即NO=13。
2． 解： A接0．3V时，V1： 0．3V，V2： 0V； A接3．6V时，V1： 1．4V，V2： 0．3V。
3． 解： (1)R=0．3kΩ； (2)电阻R的作用是限流。与非门的作用： 一是隔离，使测试电路(虚框内)向被测试电路灌入电流小于1．6mA； 二是逻辑指示，当探头接高电平时，与非门输出为低电平，LED导通，发光，表明探测到高电平，反之，与非门输出高电平，LED截止，不发光，表明探测到低电平。
4． 解： 当输入控制端B=1时，G1输出为高阻态，对G2来说相当于输入高电平，因此G2的输出L=0； 当B=0时，G1输出为，因此L=+C=A。根据上述分析，画出电路输出L的波形图，如图3．5．6所示。
5． 解： 输入A作为传输门的控制信号，当A=0时，传输门TG1导通，TG2断开，L=B； 当A=1时，传输门TG1断开，TG2导通，L=。因此可知，L=B+A=AB，该电路实现异或功能，其波形图如图3．5．7所示。



图3．5．6




图3．5．7


3．6习题解答
3．1在数字电路中，三极管工作在截止和饱和状态，工作在截止状态时相当于开关的断开，工作在饱和状态时相当于开关的闭合，这是三极管的静态开关特性。在数字信号的作用下，三极管要在截止和饱和状态之间转换。而在状态转换时，其内部电荷有一个“消散”和“建立”的过程，需要一定的转换时间，由此体现的特性即为三极管的动态开关特性。
三极管的开通时间取决于管子的发射结反偏电压（截止状态）和正向基极驱动电流。发射结反偏电压越小，正向基极驱动电流越大，开通时间越短。三极管的关断时间取决于管子基区中的超量存储电荷和反向基极电流。超量存储电荷越少，反向基极电流越大，关断时间越短。
要提高三极管的开关速度，可采用特殊材料及工艺减小三极管的开关时间； 可采取措施限制三极管的饱和深度、增大基极的瞬间电流。
3．2(a)放大状态，uO=7V； (b)饱和状态，uO=UCES≈0．3V； (c)截止状态，UCE≈VCC=12V； 
(d)截止状态，UCE≈VCC=12V； (e)饱和状态，uO=UCES≈0．3V。
3．3三极管饱和的电流条件： IB>IBS； 电压条件： 发射结正偏且正偏电压大于死区电压，集电结正偏。RB↓，β↑能使未达到饱和的三极管饱和。
3．4(a) L1=AB+C； (b) L2=； (c) L3=AB； (d) L4=A+B
3．5TTL与非门的输入端接地、接低于0．8V的电源、接同类与非门的输出低电压0．3V时，输入电压均低于其关门电平UOFF(UOFF=0．8V)，因此门的输出电压均高于其输出高电平的最小值UOH(min)(UOH(min)=2．4V),属于高电平，所以以上三种输入的接法都属于逻辑0。当输入端通过200Ω的电阻接地时，见解图3．5。由电路分析得
UI=RR+Rb1(VCC-0．7)=0．20．2+4(5-0．7)≈0．2V
可见，输入电压小于关门电平，所以此种输入的接法也属于逻辑0。
3．6TTL与非门的输入端悬空时，对应T1管的发射结不通，VCC使T2、T3管饱和导通，输出低电平，所以此时相当于输入逻辑1。TTL与非门的输入端接高于2V的电源、接同类与非门的输出高电压3．6V时，输入电压均高于其开门电平UON (UON=2V)，因此门的输出电压均低于其输出低电平的最大值UOL(max)(UOL(max)=0．4V)，输出为低电平。所以以上两种输入的接法都属于逻辑1。输入端接10kΩ的电阻到地时，见解图3．5。
UI=RR+Rb1(VCC-0．7)=1010+4(5-0．7)≈3．1V
可见，输入电压高于开门电平，所以此种输入的接法也属于逻辑1。但要注意的是，在这种输入的作用下，会使UB1=2．1V，而R的存在致使T1的发射结也是导通的，所以输入电压UI最终被钳位在1．4V上。
3．7输出低电平时的扇出系数： NOL=10。输出高电平时的扇出系数： NOH=20。取两者中的较小值作为门电路的扇出系数，用NO表示： NO=10。
3．8L=AB+A+B=AB。
3．9(a)有错误，应将图中的逻辑门改为OC门。(b)正确。(c)有错误，正确的连接请见解图3．9。
3．10(1)B=0．3V，G1处于工作状态，电压表读数： 3．6V； K打开，G2输入端悬空相当于高电平，输出电压： uO=0．3V。(2)B=0．3V，G1处于工作状态，电压表读数： 3．6V； 




解图3．5





解图3．9



K闭合，G2输入高电平，输出电压： uO=0．3V。(3)B=3．6V，G1处于高阻态，又知K打开，则电压表读数： 0V； G2输入端悬空相当于高电平，输出电压： uO=0．3V。(4)B=3．6V，G1处于高阻态，又知K闭合，此时G2输入端的情况如解图3．5所示，其输入电压： UI=1004+100(5-0．7)≈4．1V，输出电压： uO=0．3V； 而由于G2门中的UB1=2．1V，UI被钳位在1.4V，所以电压表读数为1．4V。
3．11题图3.11(a)： L1=A+B。题图3.11(b)： L2=AB+C。题图3.11(c)： 当C=0时，L3=A； 当C=1时，L3=A。各电路的输出波形如解图3．11所示。
3．12用OC门实现逻辑函数F=AB·BC·的逻辑电路如解图3．12所示。



解图3．11





解图3．12


3．13解答见解表3．13。


解表3．13



门电路的名称输出逻辑表达式ABCD=1001时，各输出函数值

同或门L1=AC=AC+L1=0

与或非门L2=AD+BCL2=0

OC门L3=AD·ACL3=0

三态与非门L4=AB+ADBL4=1

3．14L1=A(B+C)+AC+D，L2=A(B+C)+D
3．15L1=A+B，L2=+BC
3．16题图3．16(a)的真值表如解表3．16(a)所示； 题图3．16(b)的真值表如解表3．16(b)所示。


解表3.16(a)



CABL1

1
001

010

100

110


0×高阻



解表3.16(b)



BAL2

0
00

11


1×高阻

3．17NMOS异或门电路的逻辑电路如解图3．17所示。
3．18实现逻辑关系L=AB+C的CMOS逻辑电路如解图3．18所示。
3．19CMOS三态输出的两输入端与非门电路见解图3．19，真值表见解表3．19。



解图3．17





解图3．18




解图3．19




解表3．19



CABL

1
001

011

101

110


0×高阻

3．20在输入S1、S0各种取值下的输出Y见解表3．20。


解表3．20



输入输出

S1S0Y

00Y=N

01Y=P

10Y=M

11Y=M

3．21电路如解图3．21所示。发光二极管支路中的限流电阻阻值： R=（5-2-0．3）V10mA=270Ω。


解图3．21

3．22当UOH=4．7V时，IB=4．7-0．720=0．2mA
IBS=VCCRCβ=52×30≈0．08mA
因为IB>IBS，所以三极管饱和，uO≈0．3V，能够为TTL门提供合适的输入低电平。
当UOL=0．1V时，因电压小于发射结的死区电压，所以三极管截止，uO=VCC-RC×4IIH=4．68V(IIH=40μA)。
可见，能够为TTL门提供合适的输入高电平。由以上分析知，接口参数选择合理。

3．7自评与反思