第5章

# 薄膜晶体管单项制备工艺

CHAPTER 5

通过第4章可知,薄膜晶体管的电学特性主要取决于其器件结构、材料选择和内部缺陷 态的分布。实际上,这些影响 TFT 器件电学特性的因素基本都由其制备工艺和设计方法 所决定。薄膜晶体管的制备工艺与 IC 在原理上非常类似,所采用的制造设备也多有相同之 处。但两者之间还是存在一些显著的不同。首先,TFT 的制造工艺步骤一般少于 IC; TFT 制备所需光刻掩膜版的数目通常小于 10,而 IC 的制造一般需要 20 张以上光刻掩膜版。其 次,TFT 制备的工艺精细度要求要远低于 IC; 当前 TFT 工艺的特征尺寸约为几微米,而 IC 则只有几十纳米,甚至几纳米。最后,TFT 的基板尺寸要远远大于 IC,因此 TFT 在制备 工艺均一性方面的难度要远大于 IC。此外,TFT 阵列基板本身并不能构成独立的产品,它 必须与后续的成盒及模组工艺相配合才能完成产品制造,所以 TFT 制备时会受到后续工 艺的约束或与之密切关联。

随着平板显示技术的发展,TFT 阵列基板的尺寸越来越大,已经从 G1(300mm×400mm)发展到 G11(2940mm×3370mm)。TFT 从其发明至今制备的基本原理却一直保持不变。简单地讲,任何薄膜晶体管阵列都是由基本工艺单元经过若干循环制备完成的。图 5.1 是薄膜晶体管阵列制备基本工艺单元的示意图,它大致包括以下工艺步骤。首先,在基板上面沉积一层薄膜(半导体或绝缘层或金属电极层等)。如果制备 p-Si TFT,还需要对沉积的非晶硅薄膜进行结晶化退火以使其转变为多晶硅。接着,在薄膜上涂覆光刻胶、曝光、显影以形成所需的光刻胶图案。以光刻胶作为掩蔽层对薄膜进行刻蚀(湿法刻蚀或干法



图 5.1 薄膜晶体管阵列制备基本工艺单元的示意图

刻蚀),这样没有被光刻胶掩蔽的薄膜将被刻蚀掉以形成薄膜的图案。在制备 p-Si TFT 时 也可采用光刻胶进行掩蔽以对薄膜进行离子注入,以此实现薄膜局部掺杂。最后,通过光刻 胶剥离工艺去除掉已经完成任务的光刻胶。

薄膜晶体管制备的基本工艺单元由许多单项工艺构成。表 5.1 列出了薄膜晶体管制备 中所用到的主要单项工艺。可以将表 5.1 中所列的 10 项工艺分为 5 大类,即成膜(溅射和 等离子体化学沉积)、薄膜改性(激光退火和离子注入)、光刻(光刻胶涂覆/曝光/显影和光刻 胶剥离)、刻蚀(湿法刻蚀和干法刻蚀)和其他(清洗和器件退火)等。本章将逐一详细介绍上 述单项工艺的基本原理,具体包括设备与工艺原理、主要工艺规格、工艺参数及工艺规格与 工艺参数之间的基本对应关系等。需要说明的是,只有充分掌握 TFT 单项工艺的基本原 理,才能结合厂房布局、设备资源和具体产品技术规格等进行工艺整合以完成 TFT 工艺流 程的设计与实施。这部分内容将在第 6 章详细介绍。

序号	工艺名称	工艺目的
1	洗净(cleaning)	清除成膜前基底上的灰尘
2	测射(sputter)	沉积 Al、Cr 和 ITO 等金属(或金属氧化物)膜
3	等离子体增强化学气相沉积(PECVD)	沉积 a-Si、n <sup>+</sup> a-Si、SiN <sub>x</sub> 和 SiO <sub>x</sub> 等非金属膜
4	激光退火(ELA)	将 a-Si 转变为 p-Si
5	光刻胶涂覆/曝光/显影	形成与 MASK 图案相一致的光刻胶图案
6	湿刻(WE)	刻蚀掉未被光刻胶掩蔽的金属(或金属氧化物)膜
7	干刻(DE)	刻蚀掉未被光刻胶掩蔽的非金属膜
8	剥离(striping)	去掉残余的光刻胶
9	离子注入(implantation)	对半导体薄膜进行 N 型或 P 型掺杂
10	器件退火(anneal)	改善 TFT 器件特性

表 5.1 TFT 制备所采用的单项工艺一览表

# 5.1 成膜工艺

成膜工艺的基本目的是在基板上均匀地沉积一层薄膜材料。成膜之前基板上可能已经存在了其他薄膜的图案。成膜工艺中最重要的工艺规格参数是成膜速率,通常用每分钟沉积的平均薄膜厚度来表示(nm/min)。在TFT的生产中,一般要求薄膜沉积速率尽可能快,而且成膜的均一性要达到技术要求。此外,还要求新沉积的薄膜能够良好地附着到已有的薄膜图案上,特别是已有图案的台阶处一定要具有良好的覆盖性。在TFT制备中需要沉积半导体薄膜、绝缘体薄膜、金属薄膜和透明导电薄膜等。上述这些薄膜的电学特性、光学特性和机械特性等都必须达到相应的膜质要求。

与 IC 的生产制造相类似,TFT 制备中也主要采用真空成膜方法。如图 5.2 所示,真空 成膜方法可以分为物理气相沉积和化学气相沉积两大类;前者又分为蒸发(evaporation)和 溅射(sputter)两种方法,而后者则包括常压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)和等离子体增强化学气相沉积(PECVD)三种。在 TFT 的制备中,导电薄膜主要 采用 sputter 制备,而半导体和绝缘体薄膜则采用 PECVD,因此接下来主要介绍 sputter 和 PECVD 两种工艺技术的主要原理和相关实务知识。



图 5.2 真空成膜方法分类图

## 5.1.1 磁控溅射

溅射的基本原理建立在自续放电的物理现象上。如图 5.3 所示,在直流(DC)电场的作

用下,工作气体(通常是Ar)中可能会因偶然因 素产生初期电子,初期电子在两极板电场的加速 下向阳极运动。在这个电子的作用下,一个气体 分子被解离成一个气体离子和一个电子。初期 电子和从气体分子中解离出的电子在电场的作 用下继续解离出新的气体离子和电子。解离出 的气体离子在电场的作用下向阴极运动,轰击阴 极材料(靶材),除了打出靶材原子,同时也产生 二次电子。二次电子重复前面的三个步骤,使放 电能够自续进行。上述的物理过程称为自续放 电。需要强调的是,自续放电过程中在真空腔室 中形成的物质状态是等离子体(分子、原子、离 子、活性基和电子等的混合物)。



根据图 5.3 所示的自续放电原理,将要沉积的材料制作成靶材并放置在阴极上,基板放 置在阳极上。这样阴极靶材的原子便会不断被气体离子打击出来而沉积在阳极基板上。事 实上这便是直流溅射的基本原理。一般而言,DC Sputter 只适合于导体的沉积,要想沉积 绝缘体薄膜必须采用射频交流(RF)溅射。当然,RF Sputter 同样也可以沉积导体薄膜,但 在沉积速率上可能略慢于 DC Sputter。在实际生产中 RF Sputter 一般采用 13.56MHz 的 工作频率,同时采用面积不对称的阴极和阳极,从而在面积较小的阴极附近产生较强的电势 差。氩离子在此电势差的作用下加速运动而将放置在阴极上的靶材(绝缘体、半导体和金属 等)原子打击出来从而实现溅射成膜。为了增加薄膜沉积速率,一般在靶材后增加磁体以延 长电子在靶材附近的停留时间,这种溅射方式通常称为磁控溅射。

磁控溅射镀膜是近十几年来发展迅速的一种薄膜沉积技术,它是利用磁场控制辉光放 电产生的等离子体来轰击靶材表面的粒子,并使其沉积到基板表面的一种技术。磁控溅射 具有诸多优点:①溅射出来的粒子能量较大,可高达几十电子伏特,因而薄膜与基板结合力 较佳,薄膜致密性较高; ②溅射沉积速率高,基板温升小(背板利用冷却水作循环); ③溅射 范围广,可以沉积高熔点金属、合金及化合物材料; ④能够实现大面积靶材的溅射沉积,对 大尺寸基板的薄膜均匀性控制好; ⑤操作简单,工艺制造重复性好,工艺控制易实现自动化 等。磁控溅射技术在最简单的直流二级溅射技术的基础上发展而来,通过靶材表面一正交 的电磁场来达到控制和改变电子的运动方向的目的。磁场的存在,束缚并延长了电子的运 动路径,同时提高了制程气体 Ar 的电离率并增加了制程气体与电子之间发生的有效碰撞。 电子在加速的过程中,同时受到来自电场力与磁场洛仑兹力的交互作用,使得电子的运动范 围束缚在靠近靶材表面的等离子体区域内,其运动轨迹类似于螺旋线式的向前运动。磁控 溅射技术相比普通的直流二级溅射技术,利用磁场的洛伦兹力,使得电子在等离子体中的运 动轨迹被大大延长,从而提高了电子参与原子碰撞和电离过程的概率,因而在同样的电流和 气压下,磁控溅射镀膜相比直流二级溅射可以显著地提高靶材的溅射效率和薄膜的沉积 速率。

下面结合图 5.4 所示的磁控溅射仪腔室结构示意图,详细讲解磁控溅射的物理过程。 如图 5.4 所示,在一相对稳定高真空状态下,靶材放置在阴极,基板放置在阳极,阴阳极之间 加入一个正交磁场和电场,负电压-400V,靶材表面的磁场大小为 250~350G。通入制程 气体 Ar,一开始由于电场的作用,Ar 被电离,形成带正电的 Ar<sup>+</sup>和电子,解离后的电子轨迹 因受到磁场洛伦兹力的束缚,电子与制程气体的碰撞电离概率大大增强,在靶材表面形成高 密度的等离子体,同时 Ar 离子受阴极上的负电位加速运动而撞击阴极上的靶材,并以很高 的速度轰击靶面,将其原子溅出,使得阴阳极间产生辉光放电。正离子沿着电场线的正方向 加速运动至阴极,撞击阴极上的靶材,靶上被溅射出来的原子在碰撞前后遵循着动量守恒原 理,并以较高的动能脱离靶材表面原子的束缚飞向基板而沉积为薄膜。



图 5.4 磁控溅射仪腔室结构示意图(图片摘自文献[18])

在磁控溅射镀膜中,被电场加速的电子撞击 Ar 原子发生碰撞电离,产生 Ar 离子和二 次电子,Ar 离子沿着电场线的正方向与靶材表面原子发生弹性碰撞后,将其中一部分能量 给了靶材原子。当该靶材原子的动能超过它与其他原子形成的势垒(对金属 5~10eV)时, 靶材原子就会从晶格点阵碰出,形成离位原子,它又与周围其他原子之间发生反复碰撞-联 级碰撞。当原子动能超过结合能(1~6eV)时,原子离开表面进入真空腔室并沉积在设置的 基板上,从而形成薄膜。入射的 Ar 离子轰击靶材表面后,除产生一部分靶材原子外,还产 生一部分电子。原子沉积在基体上形成薄膜,Ar 原子被撞击后产生的二次电子用来维持辉 光放电的持续。Ar<sup>+</sup>最后撞击靶材(靶材在阴极带负电),失去能量,得到电子,还原为氩原 子,所以在溅射纯金属时,氩流量确定以后,无论提高还是降低溅射功率,真空度基本不变。 而在反应溅射时,若反应气体过量,提高溅射功率可以减少真空度的降低。所谓反应溅射是 指在 Ar 气中添加反应性气体,通过 sputter 得到化合物薄膜的方法。

靶材原子受到气体离子的冲击后从靶材表面逸出并在靶材表面堆积成膜。这一物理过 程实际上非常复杂,大体上可分为三个阶段:溅射原子的输送、表面扩散和本体扩散。图 5.5 是针对上述物理过程更详细的描述,可以将其分为 8 个物理过程,即玻璃基板原子表面扩散 和迁移、原子吸附、凝结成核、核生长、成岛、岛合并与生长、缝道填补和形成连续膜层等。薄 膜的结构以及薄膜的最终性能均受薄膜的生长过程影响。从靶材表面逸出的靶材原子在玻 璃基板表面发生了相互碰撞,其中一部分被反射,另一部分仍停留在玻璃基板表面。停留在 表面的原子和分子在自身所带的能量及玻璃基板温度产生的热能作用下,在玻璃基板上进 行表面扩散、迁移以及原子吸附,再由原子之间相互碰撞结合形成原子团,当原子团达到一 定大小后,才能继续稳定生长形成核岛,岛合并与生长,最后再利用缝道填补技术并最终形 成连续膜层。



图 5.5 磁控溅射沉积的薄膜生长过程示意图(图片摘自文献[8])

在 TFT 制备工艺中,扫描电极、数据电极和像素电极都采用磁控溅射进行成膜。扫描 电极的成膜要求包括:与基板附着良好、与 GI 无反应、电阻率低和好的刻蚀特性等;数据 电极的成膜要求包括:与有源层形成好的欧姆接触和好的台阶覆盖性等;像素电极则一般 要求同时具有好的光学透过率和导电特性。基于上述要求,在实际生产中扫描电极一般采 用 Al/Mo 的双层薄膜结构,而数据电极则采用 Mo/Al/Mo 三层薄膜结构,像素电极则采用 最常见的 ITO 薄膜。上述薄膜的基本材料特性已经在第3章中详细介绍过,在此不再 赘述。

薄膜的具体特性除了取决于材料的种类,还与生产工艺密切相关。图 5.6(a)为在 TFT 实际生产中采用的磁控溅射设备结构示意图。这样的设备结构通常称为"多腔室式"。其中 L1 和 L2 称为加载腔室(LoadLock),主要功能是完成设备与外界的基板传送功能,所以 LoadLock 腔室不断进行大气/真空状态的变换。中间的腔室称为转换腔室(transfer chamber),主要功能是暂时存放待加工或已加工完毕的基板。转换腔室一般处于真空状态,但真空度并不太高。S3和S4是工艺腔室,其中S3的详细结构见图5.6(b)。顾名思义,工艺腔室的主要功能即完成薄膜的沉积,因此是整台设备最重要的部分。如图5.6(b)所示,一般TFT 阵列基板通过传送装置呈水平状态进入工艺腔室,在成膜前则通过机械装置使其直立起来并与靶材相对。靶材的大小一般与基板尺寸相当,在靶材的背面通常加装由永磁体构成的磁场结构。在成膜过程中这些永磁体不断震动以确保形成磁场的均匀性。工艺腔室中工作气体Ar的均匀分布也很重要,因此通常会设置多个进气孔以确保气体可均匀分布。在TFT的实际生产中,为了降低生产成本,在G5以下均采用DC Sputter,因为直流磁控溅射的成膜速率较快且设备的价格也较低。随着平板显示技术的发展,基板尺寸越来越大,磁控溅射成膜的均匀性越来越难以保证。为此,在G6以上的TFT生产线倾向于采用RF Sputter,因为射频交流磁控溅射的成膜均匀性要好于DC Sputter,当然前者的价格也相对较高。S4 腔室的结构与S3 相类似,只是靶材的配置数量可以达到3个并加装了相应机械结构以完成多层薄膜(如 Mo/Al/Mo 等)在同一腔室的连续成膜。



图 5.6 TFT 制造用磁控溅射设备结构示意图

磁控溅射的工艺规格主要包括薄膜厚度、薄膜方块电阻、膜应力、表面反射率和透射率等。其中,薄膜厚度通常采用台阶仪测量,ITO薄膜的膜厚也可以采用光学的方法进行测量。一般而言,采用台阶仪测试薄膜的膜厚快速而方便,但是因为在测试的过程中探针与薄膜表面直接接触,因此可能会造成薄膜的损伤;采用光学的方法测量薄膜的厚度不会对薄膜造成伤害,但是它仅适用于透明薄膜的测量和表征。薄膜方块电阻一般采用四探针法进行测试。ITO薄膜的透过率特性指标比较重要,通常采用 UV3100 等专用设备进行测量。一般而言,在实际生产中根据 TFT 原理和相关经验设定上述工艺规格指标。因为这些工艺规格都与 TFT 阵列最终的特性或生产合格率密切相关,所以必须通过调整工艺参数而最终达到其指标设定值。

磁控溅射的工艺参数主要包括腔室到达真空度、成膜温度、电源功率、气体压力、气体流

量、磁场强度及分布和溅射距离等。一般而言,气体流 量会影响到薄膜的成膜速率、膜厚均匀性、薄膜电阻率 和薄膜应力等;气体压力会影响到成膜速率、膜厚均匀 性、薄膜电阻率和薄膜应力等;电源功率会影响到成膜 速率、膜厚均匀性、薄膜电阻率、薄膜应力和薄膜反射 率等;基板温度会比较明显地影响薄膜电阻率、薄膜应 力和薄膜反射率等;磁体和靶材之间的距离则会影响 到膜厚均一性和靶材利用效率等。在实际生产中,腔 室到达真空度、磁场强度和溅射距离等工艺参数一般 一经确定后便不再轻易改变,因此经常调整的工艺参 数主要包括成膜温度、电源功率、气体压力和气体流量 等。其中气体流量一般指氩气的气体流量,对于 ITO 成 膜而言则还包括氧气的气体流量。工艺参数与工艺规格 之间的具体关系必须通过具体实验才能确定。图 5.7 是



实际工艺调试的举例。从图 5.7 中可以看到,ITO 的膜应力与溅射气体压力间存在比较复杂的关系并且与退火条件也有一定关系。当气体压力较低时,ITO 薄膜中存在压应力并且其值随着气体压力的增加而降低;当气体压力较高时,ITO 薄膜中则变为拉应力并且其值随着气体压力的增加而升高。此外,退火处理倾向于抑制 ITO 薄膜中的压应力而提升拉应力。

## 5.1.2 等离子体化学气相沉积

化学气相沉积(CVD)是一个非常复杂的过程,一般以化学反应为主。具体而言,CVD 是通入气体,利用加热在反应器内发生化学反应而形成固态沉积的一种技术。简单来说,就 是通入两种以上的气体,加热后发生化学反应,沉积在基板上并形成一种新的材料。CVD 成膜可以简单划分为两个过程,即气体分子输送和表面化学反应。最简单的 CVD 就是在 大气环境下进行的常压化学气相沉积(APCVD),该技术以气体分子输送过程为主导。因为 在大气压下气体分子输送的效率较低,所以 APCVD 的成膜速率一般不高。另一种常见的 CVD 称为低压化学气相沉积(LPCVD),即在真空环境下进行化学反应成膜。这种技术以 表面化学反应为主导,成膜速率较 APCVD 有明显的提高,但是整个成膜过程需要在非常高 的温度下进行(>1000℃),这显然无法在平板显示中应用。为了实现在低温条件下快速成 膜,可以引入高频电场形成等离子体,以达到促进化学反应的效果,这便是在 TFT 阵列制 备中常用的等离子体增强化学气相沉积(PECVD)技术。

PECVD 从原理上讲是通过高频交流电源提供高频振荡电子,增加电子和气体分子的碰撞概率,从而增大气体解离的效能,提高反应离子的浓度,提高成膜速度。换言之, PECVD 实际上是利用高频电源提供高频振荡电子,借助辉光放电,使电子与气体分子发生碰撞,电离为等离子体并发生化学反应,进而实现薄膜材料生长的一种技术。具体来讲, PECVD 技术就是在电磁场的激励下,反应气体电离为等离子体;在等离子体中,电子经过 加速后,其动能可达 10eV 以上,这足以将反应气体的化学键破坏掉,所以,高能的电子与反 应气体发生碰撞,就会使气体分子发生电离并产生生成物。

如图 5.8 所示, PECVD 技术制备的薄膜生长一般包含以下三个过程。

(1) 在等离子体中,电子与气体分子发生碰撞,使气体发生分解,形成离子与活性基团 混合物。在此过程中,一方面,等离子体的发生与所加电场有关,显然电场越强越有利于等 离子体的产生;另一方面,等离子体的发生与腔室内的气体压力也有密切关系,一般来说, 选择适当的气体压力更有利于等离子体的发生。

(2)各活性基团的混合物向薄膜表面扩散的同时,发生各反应物之间的二级反应。这种化学反应过程非常复杂,而且一般来说反应也是可逆的,因此必须通过调整合适的工艺参数(如基板温度等)以促进化学反应的进行。

(3)经过初级反应及二级反应的生成产物被表面吸附,并发生反应,同时伴随有气体溢出。这一过程会涉及薄膜原子的扩散过程,因此受基板温度的影响较大。



图 5.8 PECVD 成膜过程示意图

在 PECVD 成膜的过程中,薄膜的表面生长过程最为复杂。如图 5.9 所示,当化学反应 形成的生成物分子(原子)到达基板表面后,先后经历成核、晶粒成长、晶粒聚焦、缝道填补、



图 5.9 PECVD 成膜中基板表面的薄膜成长过程示意图

薄膜成长等过程。因为薄膜成长过程始终依赖于原子扩散,所以 PECVD 成膜温度对最终 薄膜的质量具有至关重要的影响。

在 TFT 的制备中,采用 PECVD 方法制备的薄膜包括非晶硅、氮化硅和氧化硅等。其中,非晶硅(或后续以此为基础转化成的多晶硅)在 TFT 中担当有源层的功能,其特性优劣 对 TFT 的器件特性具有非常重要的影响。接下来详细介绍 a-Si 的成膜基本原理。

为了提高非晶硅薄膜材料的稳定性与电学特性,需要很清楚地了解非晶硅薄膜材料的 生长机理;由于非晶硅薄膜的生长是一个非常复杂的过程,经过多年的研究,非晶硅薄膜的 生长机理还没有被完全弄清楚,不同研究得出的结论也不一致,因此先从已得到确认的理论 开始分析。事实上,利用辉光放电来分解 SiH<sub>4</sub> 成等离子体并沉积为 a-Si:H 薄膜的过程可 以分为几步来完成。首先是一级反应,即电子与 SiH<sub>4</sub> 分子发生非弹性碰撞使其分解或电 离。其中最重要的反应是电子与 SiH<sub>4</sub> 分子发生碰撞并电离,形成各种 SiH<sub>n</sub>(n=0~3)基。其 反应过程为

- $e^{-}+SiH_{4} \rightarrow SiH_{2}+H_{2}+e^{-}$  2.2eV (5.1)
- $e^{-} + SiH_4 \rightarrow SiH_3 + H + e^{-} \qquad 4.0eV \qquad (5.2)$
- $e^{-} + SiH_4 \rightarrow Si + 2H_2 + e^{-} \qquad 4.2eV \qquad (5.3)$

另外一个重要的反应是 H, 离解,即

$$e^{-} + H_2 \rightarrow 2H + e^{-} \tag{5.4}$$

伴随着一级反应的还有二级反应,主要是一级反应中的各种粒子发生散射与化学反应的过程。下面仅将与薄膜密切相关的SiH<sub>2</sub>及高硅烷反应的过程列出:

$$\operatorname{SiH}_2 + \operatorname{H}_2 \to \operatorname{SiH}_4 \qquad -2.2 \,\mathrm{eV} \qquad (5.5)$$

$$\operatorname{SiH}_2 + \operatorname{SiH}_4 \rightarrow \operatorname{Si}_2 \operatorname{H}_6 \qquad -2.2 \operatorname{eV} \qquad (5.6)$$

$$SiH_2 + SiH_4 \rightarrow SiH_3SiH + H_2$$
(5.7)

由反应式式(5.5)~式(5.7)得到的 SiH<sub>3</sub>SiH 插入 SiH<sub>4</sub>中,产生 Si<sub>3</sub>H<sub>8</sub>,通过一系列相 似的反应,从而得到高硅烷聚合物 SiH<sub>4</sub>H<sub>10</sub>、SiH<sub>5</sub>H<sub>12</sub>等。

根据上述反应原理,可以推测非晶硅薄膜的生长过程如图 5.10 所示。具体可划分为以下几个过程。



图 5.10 非晶硅薄膜生长过程示意图

(1) 电子和 SiH<sub>4</sub>、H<sub>2</sub>碰撞,产生大量的 SiH<sup>\*</sup><sub>3</sub>、H<sup>\*</sup>等活性基;如前所述,这一过程与外 加电场强度和腔室内的气体压力关系比较密切。

(2)活性基被吸附在基板上,或取代基板表面的 H 原子;这一过程主要取决于活性基 活性的大小,因此与活性基产生时外加电场的情况关系较大。 (3) 被吸附的原子在自身动能和基板温度的作用下在基板表面迁移,选择能量最低的 点稳定下来;这一过程是一个典型的物理扩散过程,显然与基板的温度具有非常密切的关 系。一般而言,基板温度越高,被吸附原子在基板表面迁移越容易;此外,扩散能力与吸附 原子的初始动能也有关,这方面与外加电场的状况也比较相关。

(4)同时,基板上的原子不断脱离周围原子的束缚,进入等离子体气氛中,所以达到动态平衡。从理论上讲,非晶硅的成膜过程实际上存在一个动态平衡;一方面硅原子不断沉积在基板上,另一方面硅原子也不断脱离基板而返回腔室中。影响这一平衡的因素较多,如基板温度、腔室压力、气体流量和电场功率等。

(5) 不断补充原料气体,使原子沉积速度大于原子逃逸速度,薄膜持续生长。为了使非晶硅的成膜能够持续进行,必须不断打破平衡使化学反应向有利于成膜的方向进行。 在保持其他工艺条件不变的前提下,不断地补充原料气体(SiH<sub>4</sub>和H<sub>2</sub>等)是非常有效的 办法。

在 a-Si TFT 中除了需要沉积本征非晶硅薄膜,还要制备  $n^+a$ -Si: H 薄膜以利于有源层 与 S/D 电极形成好的欧姆接触。 $n^+a$ -Si 的成膜机理与本征非晶硅类似,其具体反应如下:

$$\operatorname{SiH}_{4} + \operatorname{H}_{2} + \operatorname{PH}_{3} \rightarrow \operatorname{n}^{+} \operatorname{a-Si}_{:} \operatorname{H}$$
 (5.8)

在实际生产中,n<sup>+</sup>a-Si 成膜中一般添加 1%左右的 PH<sub>3</sub>即可。

在 TFT 制备中还会经常用到氮化硅(SiN<sub>x</sub>)作为栅绝缘层或保护层。采用 PECVD 沉积 SiN<sub>x</sub> 薄膜的机理与 a-Si 类似,其涉及的化学反应如下:

$$\operatorname{SiH}_4 + \operatorname{NH}_3 + \operatorname{N}_2 \to \operatorname{SiN}_x : \mathbf{H}$$
 (5.9)

在实际生产中,除了上述 3 种反应气体外,也可再添加 H<sub>2</sub> 而形成 4 种反应气体体系。 一般来说,采用 PECVD 沉积的氮化硅薄膜在晶体结构上呈现非晶态。

此外,在 p-Si TFT 阵列的制备中还需要采用氧化硅(SiO<sub>x</sub>)作为栅绝缘层、缓冲层或保护层。通常在实际生产中 SiO<sub>x</sub> 薄膜沉积可以有两种方法。第一种方法与 SiN<sub>x</sub> 的沉积类  $(U, 采用 SiH_4$  作为主要原料气体反应成膜:

$$\operatorname{SiH}_4 + \operatorname{N}_2 \operatorname{O} \twoheadrightarrow \operatorname{SiO}_x + \operatorname{N}_2 + \operatorname{H}_2$$
(5.10)

式(5.10)反应中采用的  $N_2$ O 气体俗称"笑气",吸入能使人麻醉,是一种氧化剂。另外一种 沉积 SiO<sub>x</sub> 的 PECVD 方法是采用 TEOS(tetraethyl orthosilicate)作为制备原料。其涉及 的具体化学反应如下:

$$(C_2 H_5 O)_4 Si + O_2 \rightarrow SiO_r + 4C_2 H_5 O$$
 (5.11)

需要注意的是,TEOS 在室温下呈液态,一般在分解反应生成气体后再完成上式化学反应。 采用 TEOS 为原料制备生成的 SiO<sub>x</sub> 薄膜在膜质上一般要优于采用 SiH<sub>4</sub> 沉积的薄膜,但在 设备构造和工艺方法上比后者略微复杂。

图 5.11 是第 5 代平板显示制造用 PECVD 设备示意图。图示的设备主要用于沉积非 晶硅 TFT 制备所需的 a-Si, n<sup>+</sup> a-Si 和 SiN<sub>x</sub> 等薄膜。从图 5.11 中可以看到,该设备属于多 腔室结构,与前面介绍的磁控溅射设备结构比较类似。相对比较特殊的地方在于 PECVD 的制备温度较高,所以通常会额外配备加热腔室(heating chamber)。此外,因为 PECVD 成 膜所用的 SiH<sub>4</sub>、PH<sub>3</sub> 和 NH<sub>3</sub>等都是易燃、易爆、剧毒气体,所以必须在设备上装配相应的 特气监控及除害装置。

多晶硅 TFT 制备用 PECVD 设备的结构大体上与图 5.11 所示结构类似,但因为 p-Si



图 5.11 非晶硅 TFT 制程中所用的 PECVD 设备结构示意图(G5)

TFT 在 PECVD 成膜上有一些特殊要求,因此在设备构造的具体细节上会有所区别。首 先,p-Si TFT 制备所需的非晶硅薄膜的品质要求更高,具体体现在氢含量低、膜厚均匀性好 和薄膜缺陷率低等。为此,在沉积 p-Si TFT 所需 a-Si 薄膜时必须采用更高的成膜温度,一 般要高于 350℃。更高温度的成膜必然对设备的搬送机构、冷却装置和检测设施等提出更 高的要求。为了进一步降低非晶硅薄膜中的氢含量以防止后续激光退火时氢爆的发生,在 p-Si TFT 制备用 PECVD 设备中通常还配有成膜后的退火腔室。实际生产中成膜后退火 温度接近 500℃,这对设备的构造也提出了更高的技术要求。如果采用 TEOS 制备 SiO<sub>x</sub> 薄 膜,在 PECVD 设备中也需添加对应的分解反应装置。

PECVD 成膜的主要工艺规格包括成膜速率、薄膜折射率、薄膜应力、薄膜电阻、薄膜内 氢含量和薄膜刻蚀速率等。因为 PECVD 沉积的薄膜一般都是透明的,所以薄膜的厚度通 常采用椭偏仪测量。需要说明的是,采用椭偏仪测量薄膜厚度的准确性与其建立的模型的 有效性密切相关。薄膜内氢含量及其他价键结构可以采用傅里叶转换红外线光谱分析仪 (FTIR)进行表征和测量。当然,PECVD 成膜质量(特别是有源层)合格与否最终需要测量 TFT 器件的 I-V、C-V 特性予以证明。在实际生产中一般也会根据 TFT 的器件原理及实际 生产经验确定上述工艺规格指标,以确保所获得的 TFT 器件电学特性和生产合格率符合 生产上的基本要求。

PECVD 成膜的主要工艺参数包括气体组成、气体流量、气体压力、电源功率和衬底温 度等。一般来说,气体组成一经确定后便不会轻易改变。因此,在实际生产中比较经常调整 的工艺参数包括气体流量、气体压力、电源功率和衬底温度等。为了使 PECVD 成膜的品质 达到工艺规格指标的要求,必须通过实验确定 PECVD 工艺规格与工艺参数之间的对应关 系,这是最终生产采用工艺参数的最重要依据。事实上,采用不同的设备和原材料都可能使 工艺参数和工艺规格之间的对应关系发生一定程度的改变,所以工艺工程师必须根据所在 产线的具体情况通过大量的实验予以确定。下面仅以 PECVD 工艺参数对 SiN<sub>x</sub> 薄膜工艺 规格的影响规律进行简单举例说明。

图 5.12 是在实际生产中通过实验得到的 PECVD 成膜温度对 SiN<sub>x</sub> 薄膜工艺规格的影

响规律。从图 5.12 中可以发现,在其他工艺参数不变的情况下,沉积速率随着温度的升高 会先升后降。温度上升,氮化硅薄膜的生长速率逐渐增加,但分子间的碰撞增强,沉积速率 可能下降。这是因为沉积表面分子温度高,运动能力越强,高的迁移能力可以让氮化硅分子 能力运动到基板的适合位置,从而使沉积速率下降。薄膜的折射率随着温度的升高呈缓慢 上升的趋势,薄膜的致密度升高,材料越致密,折射率越高。这是因为沉积温度低时基板上 的活性粒子具有很小的能量,形成的薄膜结构疏松,氢含量会比较多;温度上升,迁移能力 增强,薄膜致密,但温度太高,氢析出严重,影响薄膜的性能。温度上升,氮化硅薄膜的密度 增加,这是因为沉积表面分子温度高,运动能力越强,高的迁移能力可以让氮化硅分子能运 动到基板的适合位置,从而使氮化硅薄膜的致密度上升。



图 5.12 PECVD 成膜温度对氮化硅薄膜的影响

# 5.2 薄膜改性技术

本节所讲的薄膜改性技术是指利用准分子激光退火(Excimer Laser Annealing,ELA) 和离子注入(ion implantation)等技术改变非晶硅(或多晶硅)薄膜结构和特性的技术。一般 来说,通过 ELA 处理可以使非晶硅薄膜转化成多晶硅薄膜,采用离子注入技术则可以使本 征多晶硅转变为 N型(或 P型)多晶硅薄膜。准分子激光退火和离子注入都是 p-Si TFT 制 备中使用的工艺方法,也是决定多晶硅薄膜晶体管器件的电学特性和生产合格率的关键工 艺技术。下面分别详细介绍这两种工艺技术的基本原理和相关实务知识。

#### 5.2.1 激光结晶化退火

在多晶硅薄膜晶体管的制备中,有一道核心的单项工艺——结晶化退火(crystallization annealing),即将非晶硅薄膜通过退火转变为多晶硅薄膜。实际上,尽管也可以采取 PECVD等方法直接沉积多晶硅薄膜,但一般获得的晶粒尺寸非常小(仅数十纳米左右),无 法满足 TFT 器件有源层对多晶硅薄膜结构和特性上的要求。因此,当前生产上多晶硅薄膜的制备都采用先进行 PECVD 沉积非晶硅薄膜再通过结晶化退火的方法将其转化为多晶 硅。比较常见的结晶化退火方法包括固相结晶(Solid Phase Crystallization,SPC)、金属诱导结晶(Metal Induced Crystallization,MIC)和准分子激光退火(Excimer Laser Annealing, ELA)。其中 SPC 方法就是采用退火炉加热进行结晶退火的传统方法,一般加热温度在 600℃以上,退火时间也非常长,不适合在实际生产中使用。MIC 是指采用金属诱导成核的

方法降低结晶温度,加工温度可低于 550℃,退火时间也比 SPC 短得多,但存在金属污染的问题,目前还无法在大规模生产中使用。ELA 是当前实际生产中采用的结晶化退火方法, 具有加工温度低和时间短的技术优势,但在工艺均一性方面仍有待改善。ELA 技术已经在 G6 及以下世代平板显示制造中得到了实际应用。

ELA 能够将非晶硅薄膜转化成多晶硅薄膜的理 论依据是热力学第二定律。如图 5.13 所示,非晶硅 的吉布斯自由能要高于晶体硅,所以 a-Si 在热力学上 有转化为 p-Si 的趋势。但是,非晶硅转化为多晶硅 必须要越过能量势垒,即需要外界提供一定的能量才 能完成转化。

从动力学上讲,非晶硅转化成多晶硅包括两个过程:形核和长大。能量起伏形成一些由几十或数百个原子组成的晶核,稍后其中一些晶核开始逐渐长大(另外一些晶核可能消失或被吞并),直到彼此间相碰



为止。这些晶核的晶体取向是不同的,所以在彼此的边界便会形成结构复杂的过渡区,这便 是晶界。因此,根据动力学原理可知,要想获得较大的多晶硅晶粒尺寸,一般要降低成核率。

采用准分子激光加热可以非常有效地给非晶硅薄膜提供能量,并使其转化为多晶硅薄膜。下面简单介绍激光的基本原理。原子由原子核与在周围绕转的电子构成,离原子越远的轨道能级越高。电子受到外来能量的激发时(如光子),从基态跳跃至较高能阶的轨道,此种状态称为受激态。电子并不能长久处于受激态,仅约百万分之一秒即回到原先之轨道,也就是回复基态,此时电子会放出原先吸收的能量,这就是自发放射。当电子正处于受激态,又有外来的光子撞击时,会诱导受激态的电子落至原先的轨道,放出与这个光子一模一样的光子(相同波长,相同方向,相位也相同),这就是受激放射(stimulated emission)。这两个相同的光子分别激发其他的受激态电子再放出光子,以此类推,继续进行连锁反应而制造出波长、相位均相同的光,这就是激光。

激光具有平行度高、单色性好、相干性好和能量密度高等特点。事实上,激光是大量光 子集中在一个极小的空间范围内射出,能量密度自然极高。ELA 正是利用激光的这一特点 进行退火处理的。在实际生产中,通常采用 Xe 和 HCl 通过反应产生波长为 308nm 的准分 子激光,涉及的具体反应如下:

$$Xe \rightarrow Xe^+ + e^- \tag{5.12}$$

$$\mathrm{HCl} \to \mathrm{H}^+ + \mathrm{Cl}^- \tag{5.13}$$

 $Xe^{+} + H^{+} + Cl^{-} \rightarrow XeCl^{*} + H^{+}$ (5.14)

$$\operatorname{XeCl}^* + \mathrm{H}^+ + \mathrm{e}^- \to \operatorname{Xe} + \mathrm{HCl} + h\nu \tag{5.15}$$

式(5.14)和式(5.15)中的 XeCl\*表示活性基分子。在 ELA 生产中之所以选用上述波长的 准分子激光,是因为它能被非晶硅薄膜高效率地吸收;该波长的准分子激光对非晶硅薄膜 的吸收深度较小(~20nm),这样在退火时下面的玻璃基板不容易受到损害。

图 5.14 是 ELA 工艺实施过程的示意图。一般来说,激光束的长度约为基板长度的一半,所以往往需要两次扫描才能完成一片基板的激光退火处理。在扫描的过程中,通常激光 光源固定不动,而基板以一定速率移动。扫描速率的设定至关重要,因为它与多晶硅薄膜的 均匀性密切相关。



图 5.14 ELA 工艺实施过程示意图



图 5.15 是 ELA 工艺中激光光束能量密度 的分布示意图。我们注意到,激光束的能量在宽 度范围内并非均匀分布的,而是符合高斯分布的 规律。激光束的持续时间极短,因此激光源需要 持续不断地发出激光束(shot)以完成退火处理。 因为在激光退火的过程中,玻璃基板是移动的, 所以如果激光束的发射频率过低或基板移动速 度过快,都可能导致非晶硅薄膜受到激光照射的 不均匀,进而导致 p-Si 晶粒大小的不均匀和对应 TFT 器件特性的不均匀。下面举例说明如何确 定激光的发射频率和基板的移动速率。

假设现有 G4.5(730mm×920mm)的 ELA 机台,其激光束的尺寸为 450mm×0.35mm,如 图 5.16 所示。为了确保基板受激光照射的均匀性,必须使相邻 shot 之间的重合率为 95%。 由此可以计算出,在基板移动一个激光束宽度的时间内光源共发射 20shot,相邻 shot 的空 间间隔为 0.0175mm。假设激光光源的发射频率为 500Hz,则可很容易计算出基板的移动 速率为 0.0175mm×500Hz=8.75mm/s。由此可以估算出扫描完一片基板的时间为 200s 左右。当然,为了提高工艺均匀性,可以使基板扫描速率低于 8.75mm/s,但这样势必会降 低生产效率。

在准分子激光退火中,激光束的能量密度将显著影响多晶硅的结晶情况。实验发现,只 有采用适中的激光束能量密度才能获得最大的多晶硅晶粒。如图 5.17 所示,对于多晶硅薄 膜的晶粒大小而言,只有采用最佳的 ELA 能量密度(100%)才能获得最理想的大晶粒;降低 ELA 能量密度(90%)或提高 ELA 能量密度(105%)都将显著减小多晶硅的晶粒尺寸。与之相 对应,p-Si TFT 的特性也与 ELA 的能量密度密切相关。当采用最佳 ELA 能量密度(100%) 时,p-Si TFT 将表现出最大场效应迁移率(204cm<sup>2</sup>/(V•s))和最小的 S 值(0.20V/dec)。降低 ELA 能量密度(90%)或提高 ELA 能量密度(105%)都将显著恶化 p-Si TFT 的操作特性。

为什么 ELA 工艺会呈现出如图 5.17 所示的规律?事实上,这与多晶硅在不同 ELA 能



图 5.17 多晶硅薄膜晶粒大小及 TFT 器件特性受 ELA 能量密度影响的实验结果

量密度下采取的不同形核和长大物理机制有关系。硅的熔点为 1685℃,当 ELA 的能量密 度较低时,只有部分 a-Si 融化。如图 5.18 所示,当 ELA 能量密度较低时,形核发生在 a-Si 和液体硅的界面处,形核率较高。随着温度进一步降低,晶核长大的过程中在横向碰到后将 主要沿纵向生长,最终形成晶粒较小的柱状晶。在中等的 ELA 能量密度的情况下,如图 5.18 所示,非晶硅基本融化完毕,只残留非常少的残余恰好作为晶核,所以成核率极低。当温度 进一步下降时,这些晶核将开始生长;在迅速到达薄膜顶端后,晶粒将主要沿横向生长并最 终获得非常大的多晶硅晶粒。当 ELA 能量密度很高时,如图 5.18 所示,非晶硅将完全融 化;因此在这种情况下会随机产生大量的晶核。当温度进一步降低时,这些晶核都开始随 机生长,最后获得很小晶粒的多晶硅薄膜。

5.1.2节中提到过,要想获得较好的多晶硅薄膜,首先必须获得比较理想的非晶硅薄



图 5.18 准分子激光退火能量密度对结晶状况的影响示意图

膜。为此,一方面需要改善 a-Si 成膜设备和工艺能力,另一方面在 ELA 工艺实施前必须对 非晶硅薄膜进行预处理。这主要涉及两种处理方法。

(1) ELA 前清洗。主要为了去除非晶硅薄膜表面的有机污染物和无机灰尘,同时在薄膜表面形成氧化物薄层,以利于 ELA 工艺中薄膜对激光能量的吸收。

(2) 去氢处理。为了防止在 ELA 中发生氢爆现象,必须在 ELA 前采用高温加热的方 法减少非晶硅薄膜中的氢含量。

在 ELA 完成后也需要进行一些处理。如图 5.19 所示,p-Si 晶界是晶粒相碰获得的,因为液态硅与固态硅密度不同,导致 p-Si 晶界会有凸起发生。在实际生产中,通常采用 K<sub>2</sub>Cr<sub>2</sub>O<sub>7</sub> 和 HF 的混合溶液对多晶硅表面进行处理以去除图 5.19 中所示的凸起,从而获 得平整的多晶硅薄膜表面。





图 5.20 为实际生产中采用的 ELA 设备结构示意图。从图 5.20 中可以看到,准分子激

光退火的设备一般包括以下4部分。

- (1) 准分子激光源: 使非晶硅结晶并形成多晶硅的能量来源。
- (2) 光学系统: 通过光学元件将激光光源初始光束处理成退火所需要的线光源。
- (3) 退火腔室即传送系统:完成玻璃基板传送及准分子激光退火。
- (4) 其他: 电力、冷却水及控制系统等。



图 5.20 G5.5/6 准分子激光退火设备结构示意图

ELA 工艺规格包括晶粒大小和均一性、膜透过率和反射率、膜应力、膜电阻率及 TFT 器件特性等。其中晶粒大小主要采用扫描电子显微镜进行观察和表征。ELA 工艺形成的 多晶硅薄膜作为 TFT 的有源层将显著影响器件的操作特性和稳定特性。因此,ELA 工艺 是否合乎规格最终还需通过 TFT 器件的特性测量予以确定。

ELA 的工艺参数主要包括激光波长、激光束能量密度、激光束发射频率、基板温度和基板扫描速度等,其中激光束能量密度最为关键。不同机台、不同膜厚和不同设备状态都会导致最佳的能量密度(Optimized Energy Density,OED)发生变化。因此,在实际生产中必须对 OED 进行动态监控和管理,才能获得理想的 ELA 工艺结果。图 5.21 是 p-Si TFT 的阈



图 5.21 p-Si TFT 器件特性与 ELA 能量密度之间关系的实验结果

值电压和亚阈值摆幅与激光退火功率密度之间关系的实验结果。我们注意到,通过V<sub>TH</sub>和 S值确定的 OED 基本上是一致的。此外,OED 值与 TFT 的沟道宽长比基本无关,但与非 晶硅薄膜的厚度密切相关。如图 5.21 所示,50nm 非晶硅薄膜的 OED 明显小于 100nm 的 薄膜样品。

## 5.2.2 离子注入

在 p-Si TFT 的制备中需要对沟道和源/漏等处进行掺杂。常见的掺杂工艺方法包括热 扩散(thermal diffusion)和离子注入两种。如图 5.22(a)所示,热扩散技术实际上是采用高 温加热(>900℃)的方法将掺杂原子扩散进入拟掺杂的材料中,所以这种掺杂方法只能采用 SiO<sub>2</sub> 等耐高温材料作为掩膜,而且它是一种典型的各向同性掺杂方式。根据上述这些特 点,显然热扩散并不适合用在 p-Si TFT 的制备中。与之相反,离子注入则是一种低温的掺 杂技术。如图 5.22(b)所示,离子注入可以采用光刻胶作为掩膜进行掺杂,而且它是一种典 型的各向异性掺杂方式。此外,离子注入技术还可以单独控制杂质浓度和结深度,这种能力 也是热扩散所不具备的。实际上,离子注入技术在 p-Si TFT 的制备中得到了广泛的应用, 下面介绍离子注入工艺方法的基本原理。



图 5.22 热扩散和离子注入技术比较示意图

离子注入的基本原理实际上并不复杂。如图 5.23 所示,离子注入就是将拟掺杂的离子 (如磷离子、硼离子等)在强电场的加速下射入没有被掩膜保护的薄膜表面,从而在薄膜内形 成一定的离子浓度分布。实验证明,离子注入后杂质浓度分布最高的位置一般在薄膜表面 下面一定距离的位置处,这段距离通常称为离子注入的射程,用  $R_p$  来表示。以射程为中 心,杂质浓度会主要在一定范围内分布。通常定义射程分布  $\Delta R_p$ (杂质浓度为峰值 67%的 两点位置之间的距离)来描述这种分布。 $R_p$ 和  $\Delta R_p$ 这两个技术参数取决于杂质的种类和 入射离子的能量。如图 5.24 所示,不同的杂质原子的射程和射程分布都是不同的。一般而 言,离子注入的  $R_p$ 和  $\Delta R_p$ 随着原子序数的增加而减小。换句话说,较轻的离子将会注入 更深,同时分布更广。如果杂质原子的种类已经确定,离子注入的射程和射程分布则主要取 决于注入离子的能量。通常随着注入离子能量的增加,离子注入的  $R_p$ 和  $\Delta R_p$ 会相应增 加,当然相应的具体对应关系必须通过实验予以确定。在实际生产中,通常会针对常见的杂 质离子在不同注入能量的条件下的射程和射程分布进行实际测量,并制作出相应工作表格 以备查阅。表 5.2 为单晶硅材料中离子注入能量与射程和射程分布的数据对照表。从 表 5.2 中可以看出,离子注入的  $R_p$ 和  $\Delta R_p$ 确实随着注入离子能量的增加而增加,但是并 不呈现线性关系。多晶硅薄膜的基本规律与单晶硅材料应该类似,但具体数值会有所不同。 此外,不同的离子注入设备甚至同一台设备在不同的服役阶段也可能对表 5.2 中数据的具体数值产生影响。因此,工艺工程师必须随时对机台的状态进行监控并及时更新工作表格以确保精准地对多晶硅薄膜完成离子注入。此外,离子注入剂量的计算也有赖于准确的 *R*<sub>P</sub> 和 Δ*R*<sub>P</sub> 数据值,因此建立并及时完善表 5.2 所示的工作表格具有非常重要的意义。



图 5.24 离子注入的射程和射程分布与离子注入能量之间的关系

	表 5.2	单晶硅离子注入能量与工艺规格对照表(长度单位为埃)
--	-------	---------------------------

卤乙秞米	规格	离子注入能量/keV								
离于种关		20	40	60	80	100	120	140	160	180
В	$R_{ m P}$	714	1413	2074	2659	3275	3802	4284	4745	5177
	$\Delta R_{ m P}$	276	443	562	653	726	713	855	910	959
Р	$R_{\rm P}$	255	488	729	976	1228	1483	1740	1996	2256
	$\Delta R_{\rm P}$	90	161	226	293	350	405	459	509	557
AS	$R_{ m P}$	151	263	368	471	574	677	781	855	991
	$\Delta R_{\rm P}$	34	59	81	102	122	143	161	180	198

在离子注入中,除了要通过控制注入离子的能量而获得所需的射程和射程分布,还需要 严格控制注入剂量(Dose, Φ),即注入的总的离子数目。在实际生产中,注入剂量一般通过 控制离子注入电流和时间来获得理想的注入剂量。考虑到在 p-Si TFT 制备中所用的离子 注入设备一般采用基板移动扫描的方式进行,所以注入时间的控制往往转化为基板移动速 率的设定。如果离子注入的电流和基板移动速率确定,离子注入的剂量便可确定。此外,也 可以直接在离子注入设备中设定注入电流和剂量,由离子注入设备控制系统自动计算出合 适的基板移动速率。当然,离子注入的剂量与电流/基板速率的对应关系必须事先通过实验 测试予以确定。因为这一对应关系会因不同的设备甚至设备的不同服役期而有所变化,所 以需要进行动态监控和及时修正。

从理论上讲,离子注入的杂质浓度分布与注入深度坐标 x 之间符合高斯分布,即

$$C(x) = C_{\rm P} \cdot \exp\left[\frac{-(x - R_{\rm P})^2}{2(\Delta R_{\rm P})^2}\right]$$
(5.16)

式中, $R_{\rm P}$ 为射程, $\Delta R_{\rm P}$ 为射程分布, $C_{\rm P}$ 为峰值浓度。如果对式(5.16)进行积分便可获得离子注入剂量如下:

$$\phi = \int_{0}^{\infty} C(x) \, \mathrm{d}x \approx C_{\mathrm{P}} \cdot (\sqrt{2\pi} \cdot \Delta R_{\mathrm{P}}) \tag{5.17}$$

如果式(5.17)中注入剂量  $\phi$  是已知的,则可推导出峰值浓度  $C_{\rm P}$  如下:

$$C_{\rm P} = \frac{\phi}{\sqrt{2\pi \cdot \Delta R_{\rm P}}} \approx \frac{0.4\phi}{\Delta R_{\rm P}} \tag{5.18}$$

根据式(5.18)可知,峰值浓度同时取决于注入剂量和射程分布,所以峰值浓度与离子注入时离子能量、注入电流和基板移动速率都有关系。

既然离子注入具有一定的射程,那么高速运动的离子进入到材料内部后是如何停下来 的呢?这里涉及两个物理机制。

(1) 原子核阻挡机制。注入离子与晶格原子的原子核相碰撞,经过能量转移后停止 下来。

(2)电子阻挡机制。注入离子与晶格原子的电子相碰撞,经过能量转移后停止下来。 当注入能量较低时,原子核阻挡机制起主要作用,这时晶格破坏较为严重;当注入能量较高 时,电子阻挡机制起主要作用,这种情况下晶格破坏不太严重。无论如何,经过离子注入的 材料晶格都会受到一定程度的破坏,如图 5.25(a)所示。因此离子注入后必须要对材料进 行退火处理。如图 5.25(b)所示,经过退火后的材料晶格排列得到了很好的恢复。





杂质原子在离子注入后的退火处理中也势必会发生扩散而重新分布。因此,离子注入 工艺最终的杂质分布将同时取决于离子注入的工艺条件和后续退火的工艺条件。实验证 明,退火处理后的杂质原子分布仍然符合高斯分布,但是相关参数则受到退火条件的影响, 具体表达式如下:

$$C(x,t) = \frac{\phi}{\sqrt{2\pi(\Delta R_{\rm P}^2 + 2Dt)}} \exp\left[\frac{-(x - R_{\rm P})^2}{2(\Delta R_{\rm P}^2 + 2Dt)}\right]$$
(5.19)

式中,D和t分别是退火扩散系数和退火时间。

在 p-Si TFT 制备中可能用到的离子注入工艺如表 5.3 所示。其中前三项针对 N 型 TFT 器件,最后一项针对 P 型 TFT 器件。在实际生产中,离子注入后获得的杂质浓度分布 和剂量显著影响 p-Si TFT 的特性指标。以表 5.3 中的第 1 项离子注入工艺为例,p-Si 在没 有掺杂时一般为弱 N 型。在制备 N 型 TFT 时通常要对沟道进行掺杂使其转变为弱 P 型。 这样做一方面可以显著地减小 TFT 的漏电流,另一方面也可以由此获得理想的阈值电压 值。另外,根据第 4 章所讲的内容,LDD 结构对减小 N 型 p-Si TFT 的漏电流很有帮助,因 此 LDD 区域的掺杂浓度势必对这一效果产生显著的影响。

	工艺	注入离子	剂量/(ions/cm <sup>2</sup> )
1	沟道层阈值电压控制	В	$1 \times 10^{12}$
2	LDD	Р	$1 \times 10^{13}$
3	n <sup>+</sup> S/D	Р	$1 \times 10^{15}$
4	p <sup>+</sup> S/D	В	$1 \times 10^{15}$

表 5.3 p-Si TFT 制备中的离子注入工艺一览表

TFT 制备用的离子注入机台体积庞大而且价格昂贵,其基本原理如图 5.26 所示。 PH<sub>3</sub>、AsH<sub>3</sub>和 BF<sub>3</sub>等气体在强电磁场的作用下形成离子。这些带正电的离子被负电势电极吸附过去并经过类似回旋加速器的装置进行分析,不需要的离子被过滤掉,只有需要的离子会被选择出来并在强电场的加速后注入基板中。离子注入后因为基板带较强的正电,一般还需通过喷洒低能量电子的方式进行中和处理。为了减小设备体积并降低成本,在注入



图 5.26 离子注入机台原理示意图

质量要求不高的情况下可采取离子云式注入设备,即不具备离子分析功能的离子注入机。 随着基板尺寸的增加,离子注入难度越来越大,因此当前离子云式机台已越来越少被采用。

图 5.27 为 p-Si TFT 实际生产中采用的离子注入机台的结构示意图,该设备适用于 G5 平板显示用多晶硅薄膜晶体管阵列的生产制造。因为生产中会使用 PH<sub>3</sub>、AsH<sub>3</sub>和 BF<sub>3</sub>等 特殊气体,所以必须配套采用相应的监控和除害处理系统。如图 5.27 所示,基板从加载 (loadlock)腔室经转换(transfer)腔室而进入工艺(process)腔室并进行离子注入加工。离 子注入工艺所需的离子由离子源(ion source)经过分析磁场(analyzing magnet)后引入工艺 腔室。在工艺腔室中还具有精密的机械传动装置以实现阵列基板的往复扫描。



图 5.27 G5 离子注入机台结构示意图

在实际生产中,离子注入的主要工艺规格包括射程、射程分布、载流子浓度、膜应力、膜 电阻和 TFT 器件特性等。离子注入后的杂质浓度分布一般采用二次离子质谱仪 (Secondary Ion Mass Spectrometry,SIMS)进行测量,这种测试设备价格非常昂贵,所以一 般仅在生产线启动初期会经常使用到。一旦已经建立了如表 5.2 所示的工作表格后,后续 仅会定期采用 SIMS 测量来监控和修订相关参数。此外,在生产中也可以采用工艺计算机 辅助模拟(Technology Computer Aided Design,TCAD)软件对离子注入的实际效果进行仿 真和计算,相关结果对深入理解离子注入机理和进行实际杂质分布控制都有较大帮助。此 外,掺杂后薄膜应力和电子的变化情况也是离子注入相关的重要规格,也必须根据经验设定 合理的规格指标加以管控。因为离子注入的结果显著影响 TFT 器件的特性,所以离子注 入工艺是否达到工艺规格最终由 p-Si TFT 的电学特性决定。

离子注入的主要工艺参数包括离子种类、离子注入功率、电流和时间、基板移动速率、退 火温度和退火时间等。这些工艺参数的改变都会对离子注入的实际效果产生一定影响,具 体规律必须通过实验予以确定。从原理上讲,射程和射程分布主要取决于离子注入功率,而 掺杂的剂量则主要取决于注入电流、注入时间和基板移动速率。当然,退火温度和退火时间 对杂质分布规律也会产生一定影响。图 5.28 为离子注入后和在 450℃退火后杂质原子在 多晶硅中浓度分布的实验结果。我们注意到,P原子浓度受退火的影响不大,但H原子的 分布明显受到退火处理的影响。退火使氢原子峰值浓度显著降低且其分布规律也有所改 变。当然不同的离子注入和退火工艺条件下可能获得与图 5.28 不同的实验结果,具体规律 必须通过具体的实验才能最终确定。



图 5.28 离子注入后和退火后的杂质分布实验结果

# 5.3 光刻工艺

与集成电路的情况相类似,TFT 阵列也采用光刻工艺与刻蚀工艺相搭配完成图形化。 光刻工艺的基本目的是在拟图形化(或掺杂)的薄膜上形成光刻胶图案,如图 5.29 所示,后 续刻蚀(或离子注入)工艺以此光刻胶图案为掩蔽进行薄膜的图形化(或掺杂)。为达到上述 目的,光刻工艺需要先后进行基板清洗、光刻胶的涂覆、曝光和显影等许多工艺步骤。光刻 工艺是 TFT 所有单项工艺中最烦琐的,也是最特殊的。因为光刻胶在白光下会发生特性 改变,所以光刻设备通常都放在单独管理的黄光区域。下面分别介绍曝光和光刻胶涂覆/显 影工艺的基本原理和相关实务。



图 5.29 光刻工艺的基本目标示意图

# 5.3.1 曝光工艺

对曝光工艺影响最大的物理现象便是光的衍射。当障碍物的尺寸与光的波长相仿时,

光可以绕过障碍物传播的现象称为光的衍射。图 5.30(a)是近场衍射示意图,像平面边缘 光强迅速增加,在中心区域光强发生起伏。近场衍射时光强具体的分布特点取决于以下两 个因素:①障碍物尺寸与波长之间的关系;②障碍物与像平面之间的距离。如果障碍物与 像平面之间的距离较大,通常会在两者之间加入透镜聚焦光束,这种衍射称为远场衍射,如 图 5.30(b)所示。根据近场衍射的原理可以设计出接近式曝光系统,即掩膜版与基板之间 距离为 10μm 左右的曝光系统。接近式曝光系统的特征尺寸一般要大于 2μm,目前在实际 生产中极少采用。当前在 IC 和 TFT 制造中广泛采用的投影式曝光系统都是基于远场衍射 的架构,下面详细介绍相关原理。



图 5.30 光的衍射示意图

远场衍射的光强分布如图 5.31 所示。图 5.31 中主峰的半径为 0.61 $\lambda f/d$ ,其中  $\lambda$  是光的波长, f 是透镜焦距, d 是衍射孔直径。



图 5.31 远场衍射光强分布

根据远场衍射的基本原理可以很容易推导出投影式曝光系统的分辨率(resolution)为

$$R = \frac{0.61\lambda}{NA} = k_1 \frac{\lambda}{NA}$$
(5.20)

式中,NA 为数值孔径,k<sub>1</sub> 为分辨率相关系数。同理,也可以推导出投影式曝光系统的景深 (Depth of Focus,DOF)为

$$DOF = \pm k_2 \frac{\lambda}{(NA)^2}$$
(5.21)

式中,k2为与景深相关的系数。针对曝光机系统,一般希望分辨率越小越好,而景深越大越

好。比较式(5.20)和式(5.21)可以发现,分辨率和景深两个指标是相互矛盾的,在设计曝光 系统时必须做好二者间的平衡。

图 5.32 为投影式曝光系统实际光强分布示意图。图 5.32 中的掩膜版(mask)一般是 在石英玻璃基板上附有铬膜图案。因为铬金属是不透光的,所以有铬膜存在的地方是完全 不透光的,没有铬膜存在的地方则是 100%透光的。掩膜版的光强分布状况在图 5.32 的左 下角给出。然而,因为光的衍射现象的存在,光透过掩膜版的分布则与此会有较大不同。如 图 5.32 右下角所示,光源发出的光经过掩膜版衍射再经过透镜系统汇聚后照在光刻胶上, 与存在铬膜的地方相对应的光强透过率小于 100%(用 I<sub>MAX</sub> 表示),而与不存在铬膜的地方 相对应的光强的透过率则大于 0(用 I<sub>MIN</sub> 表示)。在此,可以定义一个 MTF(Modulation Transfer Function)函数来表示这一分布特点:

$$MTF = \frac{I_{MAX} - I_{MIN}}{I_{MAX} + I_{MIN}}$$
(5.22)

当不存在衍射的影响时, $I_{MAX} = 1$ , $I_{MIN} = 0$ ,所以 MTF=1;当衍射现象极其严重时,  $I_{MAX} \approx I_{MIN}$ ,此时 MTF=0。一般情况下,MTF 是介于 0 和 1 之间的数值,通常希望其越 大越好。需要说明的是,随着特征尺寸的减小,曝光系统的 MTF 值也相应减小。



图 5.32 投影式曝光系统实际光强分布示意图(图片摘自参考文献[10])

此外,曝光工艺中的对准度也非常重要,这一点对于 TFT 阵列基板的制造尤其重要。 由于 TFT 产品的生产需要使用多个掩膜版,因此对于曝光工艺来说,不仅要使每一张掩膜 版的图形精确地复制在相应膜层上,而且必须根据设计要求以保证不同掩膜版在相应膜层 上形成图形之间的重合精度。例如,根据 TFT 器件原理的要求,沟道处有源层中的载流子 浓度必须受到栅电极电压的调控;因此,在器件结构上必须确保沟道制作在栅电极覆盖的 范围内,这无疑需要光刻工艺的对准功能予以实现。此外,当基板尺寸变大后,通常需要使 用同一张掩膜版进行多次扫描才能完成对一张基板的曝光(对掩膜版的一次扫描称为一个 shot),如图 5.33 所示。这时,需要对基板上不同 shot 之间的接缝精度(称为配列精度)进行管理,一般在第一个膜层曝光时实施。



图 5.33 TFT 制备中的多 shot 曝光示意图

在 TFT 曝光工艺中涉及两个对准动作。第一个对准是掩膜版与掩膜版放置台(mask stage)之间的对准;第二个对准是基板与掩膜版之间的对准。上述两个对准又分别可再分为预对准和精确对准两个动作,所以在曝光工艺中实际上包含 4 个对准动作。为了确保这 4 个对准动作的精度,在曝光工艺中必须配有相应的对位标记(mark),如图 5.34 所示。这些 mark 会排布在阵列基板的多个位置,曝光中一般由计算机系统自动调整掩膜版或基板 的位置,以实现对位效果的综合最优。



通过这些在基板上多处分布的对位标记,一般可以实现曝光工艺的对位精度要求。在 特殊情况下,还可以通过对一些与曝光相关的测试图案的量测结果对对位相关参数进行手 工调整,以达到更理想的对位效果。 图 5.35 为第 4.5代 TFT 制造用曝光机台的结构示意图。其中曝光用紫外光分别为 *i* 线、*h* 线、*g* 线,对应波长为 365nm、405nm、436nm。曝光用光由导光系统以圆弧光形式导出,导光系统中的 FlyEye 透镜保证了曝光用光光照度在圆弧状狭缝面内的均一性。光路中还有一些用于曝光时精度调整的部件,如调节横方向倍率的横倍率补正玻璃、调节圆弧光形状的弓形补正装置和用于非线性重合精度补正的非线性补正玻璃等。在实际曝光中,紫外光固定不动,基板和掩膜版进行同步扫描以完成 1shot 的曝光;接着掩膜版复位再进行下一个 shot 的曝光;依次类推并最终完成整个阵列基板的曝光。在曝光过程中的对位的完成一般均由计算机系统进行精度检测并自动进行补正处理(Auto Distortion Control,ADC) 以达到对位精度的要求。



图 5.35 TFT 制造用曝光机台的结构示意图(G4.5)

曝光的工艺规格主要包括分辨率、位置精度和灰尘数量等。主要工艺参数则包括曝光 波长、曝光扫描速度、聚焦情况和补正值等。曝光机台对灰尘的控制非常严格,特别是掩膜 版绝对不能被灰尘污染。因为一旦发生因灰尘而导致的不良将影响到经过该机台的所有基 板,且不良的外在表现完全相同,这种不良称为共通缺陷。曝光工艺工程师还应摸索并掌握 曝光工艺参数与工艺规格之间的对应关系,以利于后续能有效地调整工艺参数而改善实际 曝光效果。这一般需要大量的实验数据积累。图 5.36 为通过实验测得的 TFT 曝光工艺中 基板移动速率与光刻胶显影后的线幅之间的关系。我们注意到,光刻胶的线幅与基板的扫 描速度基本呈线性关系,即随着基板扫描速率的增加光刻胶的线幅相应增加。上述结果是 合理的,因为随着基板扫描速率的增加,光刻胶被紫外线照射的累积时间缩短,必然导致显 影后的线幅有所增加。当然,选用不同的光刻胶材料对图 5.36 所示结果会有所改变,但基 本规律应该是保持不变的。



图 5.36 TFT 曝光工艺中基板扫描速率与线幅宽度之间的关系

# 5.3.2 光刻胶涂覆与显影工艺

除了 5.3.1 节讲到的光的衍射现象,另一个会对光刻工艺产生显著影响的因素便是光 刻胶材料的性质。光刻胶材料一般由树脂、感光剂、溶剂和添加剂四种成分组成。其中树脂 是惰性的聚合物(包括碳、氢、氧的有机高分子)基质,实际上它是把光刻胶中的不同材料聚 在一起的黏合剂。树脂主要决定光刻胶的机械和化学性质(黏附性、柔顺性、热稳定性)等。 感光剂是光刻胶内的光敏成分,对光形式的辐射能(特别是紫外区)会发生光化学反应。溶 剂的主要功能是使光刻胶保持液体状态,它对光刻胶的化学性质几乎没有影响。添加剂则 是专有化学品,用来控制和改变光刻胶材料的特定化学性质或光响应特性,包括控制光刻胶 反射率的染色剂等。

如果从应用特性上划分,光刻胶可以分为正胶(positive photoresist)和负胶(negative photoresist)两种。如图 5.37 所示,光刻胶经过曝光处理后,有些地方因为有掩膜版的遮蔽 而没有被紫外线照射到,而其他地方则直接被紫外线充分照射。后续经过显影后,有些地方 的光刻胶便会被去掉,剩余部分则可保留。对于正胶而言,被紫外线照射的部分会因其化学 性质发生变化而被显影液去除掉;而负胶则正好相反,被紫外线照射的部分因化学性质变 化而保留下来。如图 5.38 所示,正胶和负胶的工作特性曲线也会有所区别。所谓光刻胶的



工作特性曲线是指横坐标是曝光剂量,而纵坐标是光刻胶显影后残留厚度比例的实验曲线。 对于正胶而言,当曝光剂量小于 $Q_0$ 时光刻胶会 100%残留;当曝光剂量大于 $Q_f$ 时光刻胶 则没有任何残留;当曝光剂量介于 $Q_0$ 和 $Q_f$ 之间时光刻胶按比例残留。对于负胶而言,当 曝光剂量小于 $Q_0$ 时光刻胶没有任何残留;当曝光剂量大于 $Q_f$ 时光刻胶 100%残留;当曝 光剂量介于 $Q_0$ 和 $Q_f$ 之间时光刻胶则按比例残留。显然,不同的光刻胶材料具有不同的工 作特性曲线。根据光刻胶的工作特性曲线,我们可以定义光刻胶的分辨率如下:

$$\gamma = \frac{1}{\lg \frac{Q_{\rm f}}{Q_{\rm o}}} \tag{5.23}$$

为了获得好的光刻胶形状,通常希望光刻胶的γ值越大越好。一般而言,正胶的分辨 率会大于负胶,所以在 TFT 的实际生产中几乎都采用正胶。



图 5.38 正胶和负胶的工作特性曲线

与描述曝光系统的 MTF 函数相类似,还可以定义描述光刻胶的 CMTF(Critical Modulation Transfer Function)函数:

$$CMTF = \frac{Q_f - Q_0}{Q_f + Q_0}$$
(5.24)

一般来说,在实际生产中必须保证 CMTF 函数值小于 MTF 函数值,否则无法正常完成曝光工艺。事实上,要想获得理想的光刻胶图案,必须同时考虑曝光机的光强分布和 光刻胶的基本特性。光刻胶的边缘倾角对后续刻蚀工艺影响较大,一般希望其越陡越好。在实际生产中,理想倾角的获得有赖于曝光机光强分布和光刻胶材料特性的合理搭 配设计。

在正确选择光刻胶材料后,还需要合适的光刻胶涂覆和显影工艺,以确保获得理想的光 刻胶图案。光刻胶涂覆与显影设备是 TFT 制备中功能最复杂的一种设备,它一般由洗净、 涂覆和显影三大部分构成。洗净工艺的主要目的是在光刻胶涂覆前去除基板上的有机污染 和无机灰尘,以确保光刻胶与基板之间的黏合特性,并尽量减少光刻胶图/显影工艺中因灰 尘而引发的制造不良。洗净设备和工艺的相关原理将在 5.5.1 节中单独详细介绍,所以在 本节只讲解涂覆和显影这两部分的设备和工艺原理。

光刻胶涂覆工艺的主要目的是在带膜的基板上均匀地涂覆一层光刻胶薄膜(1~2µm

厚)以便为后续的曝光工艺做好准备。基板经过清洗并经风刀(Air Knife,A/K)干燥后,表 面仍附有水分存在,为防止光刻胶涂覆前水分附着带来的不利影响(如降低光刻胶与基板的 黏合特性等),先进行除水干燥处理。经过加热干燥后的基板,根据表面膜层的要求有选择 地进行 HMDS 涂覆,以增加光刻胶与基板的密着性。在 TFT 的制备中,通常在进行氧化硅 薄膜的图形化加工时,需要在其表面涂覆 HMDS,其他薄膜较少进行此类处理。需要说明 的是,HMDS 具有一定毒性,因此通常需要在专门设备中进行涂覆操作。接着便进行光刻 胶的涂覆操作,在 G4 以下时,光刻胶的涂覆可以采用与 IC 制程相类似的旋转涂覆(spin coating)的方法。但是随着玻璃基板尺寸的增大,单纯旋转涂覆方式很难在基板表层形成 均一的光刻胶膜层,所以首先通过狭缝涂覆(slit coating)方式在基板表面涂覆一层光刻胶, 然后再采用旋转涂覆方式对光刻胶膜厚进行调节,如图 5.39 所示。光刻胶经过狭缝预涂 后,表面并不均匀而且四周还留有空白,一般还需要通过旋转进一步处理,以达到所需要求。 通过调整旋转的速度与时间,可以控制光刻胶膜厚与均一性。



图 5.39 高世代 TFT 生产线采用的光刻胶涂覆设备概念示意图

再接下来需要进行减压干燥处理,即通过降低腔室内空气压力,使光刻胶中的溶剂挥发 出来,经过此工艺步骤的处理,能够提高后续端面清洗(EBR)效果,并降低后续前烘(Soft Bake,SB)可能导致的不均现象。EBR工艺的基本原理如图 5.40 所示。经 EBR 处理的基 板不易污染机械手以及后面工序,降低了整个光刻胶涂覆和显影工序缺陷的产生概率。在 实际生产中,EBR一般采用4个清洗喷嘴,利用稀释(thinner)液分别对基板相应边端面、背 面及表面边缘进行物理性溶解,最终以气体方式排放处理。对于干燥性较差的溶剂,辅助以 氮气气流增加气化程度,提高洗净效果。此外,光刻胶由树脂、感光剂、溶剂、添加剂组成,在 曝光工程前需要进行前烘挥发溶剂处理,以提高曝光后线条分辨率。前烘的主要目的是去 除胶中的大部分溶剂并使胶的曝光特性固定。胶在显影剂中溶解速率将极大地依赖于前烘 时间与温度。一般而言,前烘时间越短或温度越低会使胶在显影液中的溶解速率增加且感 光度更高,但对比度降低。通常前烘温度约为 120℃,根据具体工艺要求与光刻胶自身性质 不同,其前烘温度也不尽相同。前烘一般采用专门的加热板对光刻胶进行烘烤,随着基板 尺寸的增大,前烘处理时如何确保基板加热的均匀性变得越来越重要。需要着重指出的 是,因为前烘对光刻分辨率的影响较大,通过实验确定适当的前烘温度和时间显得尤为 重要。

曝光后的显影处理对光刻工艺的分辨率以及加工合格率都至关重要。图 5.41 是在 TFT 制程中经常使用的正胶显影原理示意图。光刻胶在曝光时被紫外线照到的部分会发 生化学性质改变从而可以被显影液溶解。这样,经过显影工艺后只有在曝光时没有被紫外 线照到的光刻胶才会保留下来。



曝光工艺结束后需立即进行显影处理。关于显影工艺的设计需要特别关注两点。

(1)显影液如何与光刻胶接触?我们可以将显影液同时喷淋在基板上,也可以通过扫描的方式将显影液加到基板上并使显影液较长时间停留在基板上。

(2)如何使显影停止?我们可以采用 A/K 吹掉显影液,也可以采用基板旋转或倾斜的 方式去掉显影液。

图 5.42 为高世代 TFT 生产线上经常采用的显影工艺技术,采用静置的方式进行显影, 通过基板倾斜的方式回收显影液。这里需要说明的是,虽然通过基板倾斜可以回收大部分 的显影液,在基板表面仍然会有少许显影液残留,所以必须立即采用纯水进行清洗并用 A/K 干燥。显影工艺的最后一个步骤是对光刻胶进行后烘(Hard Bake,HB)。因为显影后 的基板一般马上要面临刻蚀处理,所以必须确保在刻蚀中光刻胶与薄膜能良好结合;此外, 光刻胶本身的耐刻蚀性也需要加强,否则在光刻胶下层薄膜被刻蚀的同时光刻胶本身也可 能会发生显著的刻蚀损失。HB处理正是为了达到上述目的而进行的一个工艺步骤,因此 后烘是非常重要的一道工序。一般来说,后烘的温度会略高于前烘,大约在加热板上以 140℃的温度烘烤 2~3 分钟。当然,具体的工艺条件与所使用的设备和所采用的材料有很 大关系,需要通过具体的实验才能予以确定。



图 5.42 高世代 TFT 制备中经常采用的显影工艺

光刻胶涂覆与显影设备是 TFT 制程中体积最庞大的设备,一般与曝光机连接使用,共同放置在洁净房的黄光区域。图 5.43 是第 5 代平板显示用光刻胶涂覆与显影设备的结构



示意图,总体呈U形,图中所示各设备模块的工艺原理在前面基本都已介绍过。

图 5.43 TFT 制程中采用的光刻胶涂覆与显影设备结构示意图(G5)

光刻胶涂覆与显影工艺规格包括线宽均一性、重合精度、膜厚均一性、涂覆均匀性、显影 均匀性和密着性等。需要特别强调的是,光刻胶涂覆和显影是 TFT 制程中灰尘产生最严 重的工艺之一,因此对灰尘进行有效管控对光刻胶涂覆与显影工艺具有突出的重要意义。

光刻胶涂覆与显影因其复杂的工艺步骤而导致其涉及的工艺参数非常多,主要包括: HMDS使用量、SLIT速度、SPIN速度、SPIN时间、前烘温度、前烘时间、显影时间、后烘温 度、后烘时间等。这些工艺参数都会对光刻胶涂覆与显影的工艺效果产生一定影响。以显 影时间为例,如图 5.44 所示,随着光刻胶显影时间的增加,光刻胶的残膜厚度将显著减小, 而且两者之间基本呈线性关系。在实际生产中一般需要建立大量的类似图 5.44 所示的光 刻胶涂覆/显影工艺规格与工艺参数之间的对应关系。此外,随着机台使用年限的增加这些 对应关系也会发生一定变化,工艺工程师有必要进行密切监控并及时予以更新。



图 5.44 光刻胶显影时间与光刻胶残膜厚度之间的关系

## 5.4 刻蚀工艺

在 TFT 的制程中,要想完成薄膜的图形化,除了前面讲的光刻工艺,还需要刻蚀工艺。 所谓刻蚀,就是利用化学反应或物理反应去除未被光刻胶掩蔽的薄膜。关于刻蚀工艺,有许 多基本的工艺规格概念需要予以介绍。首先是刻蚀速率(Etching Rate,ER),即单位时间去 除的薄膜厚度,其单位通常为μm/min。另一个与刻蚀速率关系密切的概念是刻蚀均一性, 一般定义为

$$u = \frac{r_{\max} - r_{\min}}{r_{\max} + r_{\min}}$$
(5.25)

式中, $r_{\text{max}}$ 和 $r_{\text{min}}$ 分别为整块基板范围内最大和最小的刻蚀速率。一般 u 值越小说明刻蚀 的均一性越好。下面讲解刻蚀方向性的基本概念。在刻蚀工艺中,如果沿各个方向的刻蚀 速率都相同,称之为各向同性刻蚀;如果只沿着膜厚方向进行刻蚀,称之为完全各向异性刻 蚀;如果刻蚀效果介于两者之间,称之为各向异性刻蚀。在实际的刻蚀过程中,因为光刻胶 也会有所损失,所以即使是完全各向异性的刻蚀也会或多或少存在一定侧向刻蚀(side etching)。一般而言,刻蚀对象存在平均膜厚( $T_{\text{average}}$ ),刻蚀工艺也存在平均刻蚀速率 ( $r_{\text{average}}$ )。因此,平均刻蚀时间( $t_{\text{average}}$ )可按式(5.26)计算:

$$t_{\text{average}} = \frac{T_{\text{average}}}{r_{\text{average}}}$$
(5.26)

因为在整个基板范围内膜厚和刻蚀速率都存在一定的差异,所以如果采用 $t_{average}$ 作为 实际刻蚀时间,势必导致有些位置的薄膜会存在残留。在刻蚀工艺中刻蚀残留是绝对不允 许存在的,所以在实际的刻蚀工艺中往往在 $t_{average}$ 的基础上再延伸一定百分比(如 10%、 15%等)的刻蚀时间,这一百分比通常称为过刻蚀(Over Etching,O.E.)。采用过刻蚀可以 保证无刻蚀残留的存在,但也势必带来另一问题,即基板一些位置的拟刻蚀薄膜的下层薄膜 可能会被较长时间刻蚀。假设拟刻蚀薄膜的刻蚀速率为 $r_1$ ,下层薄膜的刻蚀速率为 $r_2$ ,则 可定义拟刻蚀薄膜与下层薄膜的选择比(selectivity)为

$$S = \frac{r_1}{r_2}$$
(5.27)

如果 S 值过小,下层薄膜可能会被严重刻蚀,从而导致 TFT 器件的特性产生改变,因此通常希望选择比越大越好。

从刻蚀的原理划分,刻蚀方法一般可分为湿法刻蚀(Wet Etching,WE)和干法刻蚀 (Dry Etching,DE),下面分别介绍。

#### 5.4.1 湿法刻蚀

湿法刻蚀是通过对象材料(在 TFT 技术中一般为金属导电膜)与刻蚀液之间的化学反 应,对对象材料进行刻蚀的过程。湿法刻蚀具有刻蚀速率快、选择比高和价格便宜等优点, 但同时也具有可控性差和只能各向同性刻蚀的缺点。因为湿法刻蚀是一种典型的各向同性 刻蚀,在沿薄膜厚度方向刻蚀的同时存在非常严重的侧向刻蚀,所以湿法刻蚀对应的最小特 征尺寸一般只有 2~3μm 左右。此外,湿法刻蚀可控性差也会严重地影响刻蚀精度。因此, 在当代 IC 的生产制造中,湿法刻蚀一般只用在非关键的刻蚀步骤。TFT 的制备一般对特 征尺寸要求不高(>2μm),所以湿法刻蚀仍然会被比较广泛地采用。

从动力学上讲,湿法刻蚀可分为药液输送、化学反应和副产物排除三个过程。因刻蚀效 率的不同,湿法刻蚀又可分为两种,即高速刻蚀和低速刻蚀。如图 5.45(a)所示,所谓高速 刻蚀是指药液能够迅速地到达指定刻蚀位置,化学反应后产生的副产物也能被迅速地带走。 随着刻蚀时间的推移,高速刻蚀的线宽将发生相应的变化,所以高速刻蚀是一种利于线宽控 制的刻蚀方式。与高速刻蚀相对应的刻蚀方式是低速刻蚀。如图 5.45(b)所示,所谓低速 刻蚀是指药液缓慢地到达指定刻蚀位置,化学反应后产生的副产物也缓慢地被带走。随着 刻蚀时间的推移,低速刻蚀的边缘角度将发生相应的变化,所以低速刻蚀一般是一种利于边 缘角度控制的刻蚀方式。



图 5.45 湿法刻蚀原理示意图

湿法刻蚀装置的基本概念如图 5.46 所示。整个刻蚀装置分为 3 个工作单元,即刻蚀 槽、水洗槽和干燥槽。刻蚀槽主要对基板进行刻蚀处理;水洗槽使用纯水对基板冲洗以去除 残留的刻蚀液;干燥槽则采用 A/K 对基板进行干燥处理。水洗槽和干燥槽的原理都非常简 单,在此不作仔细介绍,接下来比较详细地讲解刻蚀槽的基本构造和相关原理。



图 5.46 湿法刻蚀装置基本概念的示意图

湿法刻蚀装置中最核心的工作单元显然是刻蚀槽,在刻蚀槽中根据刻蚀液加载方式的 不同又可以将湿法刻蚀分为三种基本模式:喷淋(spray)、静置(puddle)和浸润(dip)。 图 5.47 是喷淋湿法刻蚀槽的示意图,这种刻蚀模式的药液通过喷嘴喷射到基板表面,药液 和刻蚀副产物的交换非常快,是典型的高速刻蚀。实际上,通过调整喷淋压力可以改变药液 的交换速率并进而改变刻蚀的效果。此外,喷淋模式还具有除气泡的功能。在刻蚀过程中 往往会产生大量的气泡,喷淋工艺则可有效地去除这些气泡。图 5.48 是静置湿法刻蚀槽的 示意图,药液加载到基板表面后便处于静止状态,这种模式下药液和刻蚀副产物的交换极 慢,是一种典型的低速刻蚀。图 5.49 是浸润湿法刻蚀槽的示意图,刻蚀期间基板浸入药液 内,这种模式下药液和刻蚀副产物的交换较慢,也是一种低速刻蚀。相比较而言,虽然同为 低速刻蚀,但浸润湿刻模式的药液交换速度还是要略高于静置湿刻模式。另外需要着重指 出的是,静置湿刻模式和浸润湿刻模式都不具备除气泡的功能。



图 5.47 喷淋湿法刻蚀槽示意图



图 5.48 静置湿法刻蚀槽示意图



图 5.49 浸润湿法刻蚀槽示意图

在 TFT 阵列的制备中,金属电极(AlNd,MoNb 等)和像素电极(ITO)在通常情况下采 用湿法刻蚀。

实际生产中,金属电极通常会采用 H<sub>3</sub>PO4</sub>和 HNO3 混合溶液进行刻蚀,涉及的化学反应为

$$M_0 + 2HNO_3 \rightarrow M_0O_3 + H_2O + 2NO_2 \uparrow$$
(5.28)

$$MoO_3 + H_2O \rightarrow H_2MoO_4$$
(5.29)

$$12H_2M_0O_4 + H_3PO_4 \rightarrow H_3[P(M_{0_3}O_{10})_4] + 12H_2O$$
(5.30)

$$2Al + 2H_3PO_4 \rightarrow 2Al^{3+} + 2PO_4^{3-} + 3H_2 \uparrow$$

$$(5.31)$$

像素电极则可以采用王水,即盐酸和硝酸的混合溶液进行刻蚀。涉及的具体化学反应 如下:

$$In_2O_3 + 6HCl \rightarrow 2In^{3+} 6Cl^- + 3H_2O$$
 (5.32)

$$SnO_2 + 4HCl \rightarrow Sn^{4+} + 4Cl^{-} + 2H_2O$$
 (5.33)

$$HNO_{3} \leftrightarrows H^{+} + NO^{3-}$$
 (5.34)

$$\mathrm{H}^{+} + \mathrm{Cl}^{-} \leftrightarrows \mathrm{H}\mathrm{Cl} \tag{5.35}$$

下面讨论如何在 TFT 制备工艺中选择适当的刻蚀模式。前面讲过,湿法刻蚀包括 3 种 基本模式,即喷淋、静置和浸润。事实上,针对 TFT 的电极刻蚀可以选择其中的任何一种 模式或多种模式的组合。那么选择的依据为何呢?实际上,选择的基本依据就是要回答以 下两个问题。

(1)是否需要除气泡的功能?在刻蚀的过程中,如果在膜层的表面有气泡,气泡便会对刻蚀产生掩蔽的作用。导致的后果便是产生刻蚀残留。由此可见,在TFT的任何一道湿法刻蚀工艺步骤都需要除气泡的功能。因为三种模式中只有喷淋具有除气泡的功能,所以任何一道湿法刻蚀步骤至少都应包含喷淋刻蚀模式。

(2)刻蚀的主要规格要求是线宽还是形状?不同的湿法刻蚀工艺步骤的侧重点不同。 例如,对于底栅结构的 TFT 而言,栅电极位于整个器件的最下面,因此必须具有较缓的刻 蚀角度(~60°),否则上面薄膜层层覆盖下来,容易引起不好的台阶覆盖状态,从而导致工艺 不良。而 S/D 电极和 ITO 电极则可能对线宽的要求更高一些。在实际生产中,如果只对刻 蚀线宽的要求较高,则该湿法刻蚀步骤只需选用喷淋模式即可;如果对刻蚀的形状要求较 高,则必须在喷淋模式的基础上再搭配一种低速刻蚀模式,静置和浸润均可选择。

表 5.4 是 a-Si TFT 制程中湿法刻蚀模式选择的两个例证,这里以两条生产线(W 线和 X 线)为例加以说明。如表 5.4 所示,W 线和 X 线三道湿法刻蚀工艺步骤在刻蚀模式的选择上都完全遵循前面讲到的原则,两者唯一的不同在于栅电极低速刻蚀模式的选择上,W 线选择了静置模式,而 X 线则选择了浸润模式。

生产线	栅电极湿法刻蚀	S/D电极湿法刻蚀	像素电极湿法刻蚀
W 线	喷淋+静置	喷淋	喷淋
X 线	喷淋+浸润	喷淋	喷淋

表 5.4 湿法刻蚀模式的选择

图 5.50 是在 TFT 阵列实际生产中采用的湿法刻蚀设备的结构示意图。从图 5.50 中可以看到,设备呈 U 形结构,包括刻蚀槽、冲洗槽和干燥槽三部分。基板的流转按照图 5.50

中箭头所示的方向进行。设备一般具有对药液进行加热和自动更换的功能。槽内气压控制 较为重要,各刻蚀槽气压相等,且保持为负压(低于大气压),以防止刻蚀液液雾进入洁净房。 冲洗槽的气压比刻蚀槽还要低一些,而干燥槽的气压则略高于大气压。铝刻蚀设备中装有 紫外发射装置,其作用是分解有机物,提高浸润性,有利于栅电极刻蚀形状的控制。





湿法刻蚀的主要工艺规格包括刻蚀速率、刻蚀均一性、选择比、刻蚀形状和侧刻量等。

工艺参数则主要包括:药液温度、药液喷淋压 力、药液浓度控制与药液寿命、O.E.时间、药液 入口淋浴流量、药液液切 A/K 流量、水洗喷淋 压力、水洗入口淋浴流量和干燥 A/K 流量等。 上述工艺参数都会对工艺规格产生一定影响, 必须通过实验一一确定它们之间的相互对应关 系。在此仅举一简单例子。图 5.51 为某条 G5 TFT-LCD 生产线获得的铬金属湿法刻蚀速率 与喷淋压力之间关系的实验结果。我们注意 到,随着喷淋压力的增加,刻蚀速率相应增加, 但是二者之间并不呈线性对应关系。



#### 5.4.2 干法刻蚀

在 TFT 的制备中,有些刻蚀工艺步骤对刻蚀的各向异性或刻蚀的可控性要求较高,湿 法刻蚀因为自身的劣势而无法达到要求,在这种情况下必须选择干法刻蚀。所谓干法刻蚀 是指反应气体在高频电场作用下发生等离子体放电,等离子体与基板发生作用而将没有被 光刻胶掩蔽的薄膜刻蚀掉的一种工艺方法。图 5.52 为在干法刻蚀中等离子体放电的示意 图。众所周知,等离子体包含原子、离子、电子和活性基(radical)等多种物质成分。其中活 性基是处于高能状态的气体原子,化学性质非常活泼。而离子因为带正电在电场作用下而 具有较大的动能。事实上,在干法刻蚀的等离子放电过程中,活性基大多聚集在接地一侧, 而离子则大多聚集在 RF 电源一侧,如图 5.52 所示。



图 5.52 干法刻蚀中等离子体放电示意图

活性基的化学特性非常活泼,因此当活性基在刻蚀中起主要作用时,干法刻蚀以化学反应为主,由此带来的刻蚀效果便是各向同性刻蚀,如图 5.53(a)所示。与此相反,因为离子 具有较强的动能,所以当离子在刻蚀中起主要作用时,干法刻蚀以物理反应为主,由此带来 的刻蚀效果是各向异性刻蚀,如图 5.53(b)所示。



图 5.53 活性基和离子分别起主要作用时干法刻蚀效果的示意图

根据上述原理可以衍生出三种干法刻蚀模式,即等离子体刻蚀(Plasma Etching,PE)、 反应离子刻蚀(Reactive Ion Etching,RIE)和耦合等离子体刻蚀(Inductive Couple Plasma, ICP)。PE模式干法刻蚀的原理如图 5.54 所示,在基板一侧接地,因此导致基板附近具有 大量活性基而产生各向同性刻蚀; RIE模式干法刻蚀的原理如图 5.55 所示,RF 电源接在 基板一侧,因此导致基板附近具有大量的离子而产生各向异性刻蚀; ICP模式干法刻蚀的 原理如图 5.56 所示,主 RF 电源接在上电极,而偏置 RF 电源接在基板一侧,这样导致因两 个 RF 电源功率的不同在基板附近产生不同数量的活性基和离子,即在 ICP模式下可以实 现各向同性到各向异性的转换。此外,ICP模式的上电极基板具有复杂的电场线圈设计,因 此放电时会产生高密度的等离子体,从而显著提高刻蚀速率。一般来说,ICP模式的刻蚀速 率要远远高于 PE模式和 RIE模式。ICP模式因为具有两套 RF 电源和复杂的上电极线圈 结构,所以工艺调试的复杂程度要远远高于 PE 和 RIE 模式。当然,ICP 模式机台的价格也 比 PE 和 RIE 模式机台高很多。三种干法刻蚀模式的比较见表 5.5。



图 5.54 PE 模式干法刻蚀原理示意图



图 5.55 RIE 模式干法刻蚀原理示意图



图 5.56 ICP 模式干法刻蚀原理示意图

项 目	PE	RIE	ICP
方向性	各向同性	各向异性	可控制
刻蚀形状控制	困难	容易	容易
等离子密度/cm <sup>-3</sup>	$10^6 \sim 10^8$	$10^6 \sim 10^8$	$10^{10} \sim 10^{12}$
刻蚀速率	小~中	中	大
plasma damage	小	大	可控制大/小
压力范围/Pa	$10 \sim 10^2$	$10^{-1} \sim 1$	$10^{-1} \sim 10^2$
设备价格	低廉	低廉	昂贵

表 5.5 干法刻蚀模式的比较

至此可以对干法刻蚀的特点加以简单总结。与湿法刻蚀只能进行各向同性刻蚀不同, 干法刻蚀可以实现刻蚀方向性的控制。此外,干法刻蚀的可控性也远远好于湿法刻蚀。基 于上述技术优势,在 TFT 制程中的半导体层和绝缘层(含栅绝缘层和保护层等)的刻蚀一 般都采用干法刻蚀。在 p-Si TFT 的制程中,有些电极刻蚀的精度要求较高(如栅电极和 S/D电极等),因此也会采用干法刻蚀。在 TFT 的刻蚀步骤中一般都对刻蚀的各向异性要 求较高,所以通常不会选择 PE 模式。当刻蚀的薄膜较厚时(如接触孔刻蚀等)会考虑采用 ICP 模式,其他情况下一般都采用 RIE 模式。至于刻蚀气体的选择,一般对于非晶硅会采 用 SF<sub>6</sub>、HCl 和 He 的混合气体,对于氮化硅则采用 SF<sub>6</sub> 和 He 的混合气体。其中 SF<sub>6</sub> 是主 要的刻蚀反应气体,He 则起到调整刻蚀气体压力的作用; HCl 气体的作用比较值得注意, 它的主要功能是为了提高非晶硅/氮化硅的选择比。一般来说,多晶硅 TFT 的特征尺寸较 非晶硅 TFT 为小,而且前者的接触孔刻蚀厚度要远大于后者。因此,多晶硅 TFT 在干法 刻蚀工艺能力的要求上要高于非晶硅 TFT。

图 5.57 为在 G5 TFT-LCD 制程中使用的干法刻蚀设备的结构示意图。其中加载腔室 (L/L)的主要功能是将基板送入/送出设备,因此该腔室不断进行大气/真空的转换。转换 腔室(T/C)是中间转换腔室,处于较低真空状态,与工艺腔室(P/C)腔室形成正压以防止工 艺腔室中的毒气泄漏。P/C 腔室是最重要的腔室,真空度较高,在该腔室内完成刻蚀处理 并将副产物通过泵系统抽走。因为在干法刻蚀中会用到剧毒气体(如 HCl、Cl<sub>2</sub>等),因此必须配有相应的除害装置。





干法刻蚀的工艺规格与湿法刻蚀类似,主要包括刻蚀速率、刻蚀均一性、选择比、刻蚀形状、侧刻量等。干法刻蚀的工艺参数则主要包括电源功率、气体种类、气体压力、气体流量、放电时间等。上述工艺参数都会对工艺规格产生一定影响,必须通过实验一一确定它们之间的对应关系。在此也仅举一简单例子。在非晶硅薄膜晶体管的接触孔刻蚀时,因为刻蚀对象包含栅绝缘层和保护层两层(厚度约为 450nm),所以为了提高生产效率,该工艺步骤

倾向于采用 ICP 模式的干法刻蚀。因为 ICP 模式包括两个 RF 电源,即主电源(source)和 偏置电源(bias),所以调制这两个电源的功率比例不仅会影响到刻蚀方向性,也会影响到刻 蚀速率和刻蚀均一性。如图 5.58 所示,当主电源功率固定在 14 000W 下改变偏置电源功 率时,刻蚀速率随着偏置电源功率的增加而增加;但是刻蚀均一性随着偏置电源功率的增 加有变差的趋势。此外,上述变化趋势还与气体压力有关。当气体压力为 10Pa 时上述变 化趋势比较明显,但是当气体压力增加到 12Pa 时,上述变化趋势虽然存在但变得不太 明显。



图 5.58 接触孔刻蚀中偏置电源功率与刻蚀速率和刻蚀均一性的关系

# 5.5 其他工艺

如表 5.1 所示,在 TFT 制程中除了前面几节介绍的成膜、薄膜改性、光刻和刻蚀工艺 外,还包括洗净、光刻胶剥离和器件退火等其他制备工艺。虽然这几种工艺从原理上讲相对 比较简单,相关设备的投资也比较低,但它们仍然能够显著影响 TFT 制备的器件电学特性 甚至合格率。下面对上述三种工艺一一加以介绍。

## 5.5.1 洗净

TFT 制程与 IC 制程一样都会受灰尘(或污染)的严重影响。为了防止灰尘的不利影响,TFT 的制备必须在洁净房中进行,所有进入洁净房的人员都必须穿防尘服并戴口罩和 手套。即使这样仍然无法完全满足洁净上的要求,为此还必须对产品(TFT 基板)直接进行 清洗。需要通过洗净去除的污染物包含两大类:有机污染和无机灰尘等。在 TFT 的实际 生产中必须采取多种清洗方法,包括超强紫外线清洗、刷洗、超声波清洗、高压喷淋、二流体 和碱清洗等。以下逐一加以讲解。

1) 超强紫外线清洗

超强紫外线清洗主要为了去除有机污染物以达到基板密着力和浸润性的提升。这种洗 净方法涉及的化学反应如下:

$$O_2 \xrightarrow{172nm} O^*$$
 (5.36)

$$O_2 \xrightarrow{172 \text{nm}} O_3 \xrightarrow{172 \text{nm}} O_2 + O^*$$
(5.37)

式中,O<sup>\*</sup>为氧活性基。超强紫外线照射氧气后会产生大量的氧活性基,这些氧活性基能够 与有机污染物发生化学反应从而达到去除的目的。

2) 刷洗

刷洗的原理很简单,即利用刷子(一般为圆盘式和滚筒式)在基板表面的转动来去除灰 尘和有机膜。一般刷洗会与药液和纯水喷淋配合使用,考虑到刷毛对某些精细图形的影响, 多会采取刷毛不直接接触产品,而是利用刷毛带动基板表面的液体冲击基板达到去除灰尘 的目的。

3) 超声波清洗

超声波清洗是指使用超声波换能器将功率超声波频源的声能转化为机械振动,并通过 清洗槽壁向槽中清洗液辐射超声波,以超声波震动的能量去除基板表面的微粒。一般而言, 超声波作用包括超声波本身具有的能量作用,空穴破坏时放出的能量作用,以及超声波对媒 液的搅拌流动作用等。

4) 高压喷淋

高压喷淋是指将药液在较高压力下喷淋到基板表面,利用液体与微粒间的剪应力将微 粒清除,故与边界层的厚度及流体的速度有很大的关系。此法受限于表面边界层的影响,对 于较小微粒而言,去除效率并不高,同时也存在高压损伤表面图形的问题。高压喷淋一般采 用一种药液,所以也称为一流体清洗。

5) 二流体清洗

二流体清洗是一种比较高效的洗净方法。如图 5.59 所示,二流体是利用压缩空气高速 流动的原理,使液体微粒化的一种高压喷淋方式。与高压喷淋的一流体喷嘴比较,二流体具 有微粒化性能优越(10~50 µm)、流量调整范围大和异物通过粒径大等特征。相比较而言, 尽管二流体清洗的成本相对较高,但其清洗能力要好于一流体清洗方式。此外,与刷洗、超 声波清洗和高压喷淋等清洗方式相比,二流体清洗去除的灰尘尺寸范围较大,对于中小尺寸 的微粒都有较强的去除效果。



图 5.59 二流体清洗原理示意图

6) 碱清洗

碱清洗即利用碱性溶液和玻璃基板的化学反应,对基板产生软化作用来去除基板表面的微小划痕,同时也作为紫外线对有机物去除的一个补充。

上面介绍的不同洗净方法各有自身特点,表5.6将这些方法加以比较。我们注意到,在 湿洗的方法中,刷洗适合于去除大粒径的灰尘,超声波适合去除小粒径的灰尘,高压喷淋适 合去除中等粒径的灰尘,而二流体可以去除中小粒径的灰尘。在 TFT 基板的实际生产中, 我们需要对所有粒径的灰尘进行去除,这就需要将几种清洗方法搭配起来才能完成这一目 标。不同生产线会根据自身特点采取不同的清洗方法的设计。

<b>洗 凑 古</b> 洗	4-年 公正	除去灰尘尺寸			
优 伊 万 伝	13 1L	10 µm	5 µm	1 µm	
超强紫外线	干洗,采用波长 172nm 的 Xe 紫外线				
刷洗	存在对基板产生伤害的可能	$ \longleftrightarrow $			
超声波	频率 1~1.5MHz			$\rightarrow$	
高压喷淋	存在对基板产生伤害的可能				
二流体		<b></b>	$\rightarrow$		

表 5.6 不同洗净方法比较

洗净的主要工艺规格包括颗粒去除率、基板浸润性和风刀干燥能力等。洗净的主要工艺参数包括基板传递速度、刷子压入量、药液温度、二流体干燥空气压力、纯水压力和上下风刀的压力等。上述工艺参数都会对洗净效果产生一定影响。要想达到洗净规格的要求,必须通过实验建立洗净工艺参数与洗净规格之间的一一对应关系,这是生产线启动时必须完成的任务。后续生产线稳定后仍需对洗净设备的状态进行严密的监控,以满足 TFT 制程的实际需求。

#### 5.5.2 光刻胶剥离

在 TFT 制程中,经过光刻和刻蚀工艺后薄膜的图案已经形成,至此光刻胶的任务已经 完成因而需要被剥离掉。在 TFT 的实际生产中都采用专门的剥离液去除光刻胶。虽然针 对不同的光刻胶材料会采用专门的剥离液,但所有剥离液的基本成分都是类似的。剥离液 一般包括 DMSO(Dimethylsulfoxide)和 MEA(Monoethanolamine)两种成分。其中 DMSO 的作用是使光刻胶膨胀,而 MEA 的主要作用是浸入光刻胶与薄膜之间而使二者分离。 图 5.60 形象地描述了光刻胶剥离的物理过程。首先光刻胶在 DSMO 的作用下开始膨胀, 从而导致在光刻胶图案的边缘产生一些翘起;剥离液沿着这些翘起浸入光刻胶与薄膜的表 面,在 MEA 的作用下这些翘起越来越严重,最终导致光刻胶完全脱离膜面并完全溶解在剥 离液中。



图 5.60 光刻胶剥离的物理过程示意图

在 TFT 制程中使用的光刻胶剥离设备的结构如图 5.61 所示。一般而言,光刻胶剥离 设备包括剥离槽、水洗槽和干燥槽三部分。如果在 TFT 制程中选用铝作为金属电极,通常 需要在光刻胶剥离设备中添加异丙醇(IPA)槽。因为剥离液中的 MEA 会对金属铝产生很 强的腐蚀作用,如果光刻胶剥离完毕后有 MEA 残留便会对铝电极造成危害。为了确保不 出现 MEA 残留,如图 5.61 所示,通常在剥离槽和水洗槽之间增设一个 IPA 槽,即先用 IPA 置换 MEA 再通过水洗以达到彻底去除 MEA 的目的。



图 5.61 TFT 制程中光刻胶剥离设备结构示意图

光刻胶剥离工艺规格包括剥离性(无剥离残留)、剥离液置换性(无铝腐蚀)和干燥性(无 干燥不均)等。为了满足上述工艺规格,必须摸索并确定合适的工艺参数。这些参数主要包 括入口淋浴流量、喷淋压力、药液温度、搬送速度、A/K 压力等。光刻胶剥离工艺相对比较 简单,但仍需要在工艺启动时通过实验确定上述工艺规格和工艺参数之间的一一对应关系。 生产稳定后也需密切监控设备的状态以防止相关问题的发生。

## 5.5.3 器件退火

TFT 制程的最后一道工艺步骤是退火,即通过热的作用使薄膜材料从亚稳态进入稳定态,进而达到降低膜内应力、提高金属膜导电能力和优化晶体管特性的目的。实际生产中将 40 片基板一起放到图 5.62 所示的退火炉中加热 1 小时左右。加热温度一般在 300℃左右, 退火的氛围通常是大气环境。



图 5.62 TFT 制程中退火设备结构示意图

退火工艺的工艺规格包括膜应力、膜电阻率、TFT 迁移率等。退火工艺的工艺参数包括退火温度、退火时间和退火气氛等。退火设备和工艺看似简单,但因为它是 TFT 制程的最后一道工艺步骤,对 TFT 的特性起到"一锤定音"的作用,所以必须对这道工艺引起足够的重视。事实上,虽然退火工艺涉及的许多机理我们仍不是很清楚,但退火工艺确实不但对TFT 中各层薄膜的特性产生影响,而且对膜层之间的界面状态也会产生明显的改变。因此,退火工艺不仅对 TFT 的操作特性产生影响,对 TFT 的稳定特性也会有显著的影响。如图 5.63 所示,随着退火温度的增加,非晶硅 TFT 的电压偏置稳定特性得到明显的改善,这可能是有源层/栅绝缘层之间界面的缺陷态在高温下降低所致。



图 5.63 非晶硅 TFT 在不同退火温度下的稳定特性

# 5.6 工艺检查

在 TFT 阵列制备的过程中,必须及时地对各单项工艺、工艺单元和工艺流程的实施效 果进行检查,以利于及时发现制造不良并进行修补。关于 TFT 阵列检查和修补的设计方 法将在 6.5 节中介绍,本节只介绍工艺检查设备的主要工作原理和使用方法。在 TFT 阵列 中常用的技术检查如表 5.7 所示。

表 5.7 常用的 TFT 技术检查

大项名称	功能描述	检查技术名称	功能描述及适用工程
		灰尘检查	灰尘数量及分布的检查;全工程
		宏微观检查	宏观 mura、微观 TEG 测量等;全工程
		自动线幅测定	TFT 阵列关键平面尺寸的测定;曝光与刻蚀工程
工业用于中	内 单项工艺完 成后进行的 检查项目	段差测定	薄膜台阶测量;刻蚀工程
上乙平几内		ellipsonetry	透光薄膜厚度测量;成膜工程
型重		光刻胶厚度测量	光刻胶涂敷后厚度测量;曝光工程
		sheet 抵抗测量	金属膜导电特性测量;成膜工程
		FT-IR	非金属膜成分测量;成膜工程
		反射率透射率测量	反射率透射率测量

续表

大项名称	功能描述	检查技术名称	功能描述及适用工程
	阵列工艺阶	断/短路检查	断线和短路测量
陈列松本	段或整体完	自动光学检查	断线、短路、点缺陷的测量
中加重	成后进行的	阵列测试	断线、短路、点缺陷的测量
	检查项目	TEG 测试	TFT 特性、金属膜导电特性测量与监控
不白攸站	不良发生后	laser repair	短路、电缺陷修补
小民修作	的修补	laser CVD	短路、短路、点缺陷修补
	生产线启动、 新产品投入、 不良解析时 需要进行的 测量项目	光学显微镜	表面观察
		AFM	表面观察
		FIB	断面切割与观察
甘仲		SEM	断面观察
共祀		接触角测量	洗净效果确认
		膜应力测量	金属膜和非金属膜内应力测量
		manual prober	TFT 特性、金属膜导电特性、接触电阻测量
		手动玻璃切割	将大板玻璃切割成便于测量的大块样品

如表 5.7 所示, TFT 制造工艺中进行的主要检查大致可分为以下几大类。

(1)工艺单元内检查,即在工艺单元内比较重要的单项工艺完成后进行的检查,包括灰 尘检查、宏微观检查、自动线幅测定和段差检查等。

(2) 阵列检查,即阵列工艺单元或整体完成后进行的检查项目,包括断/短路(O/S)检查、自动光学检查(AOI)、阵列测试(array test)和 TEG 测试等。

(3) 不良修补,即在检查设备(如 O/S 等)发现不良后进行的修补,包括激光修补和激 光 CVD 等。

(4) 其他,即在生产线启动、新产品投入和不良解析时需要进行的测量项目,包括光学显微镜、扫描电子显微(SEM)、原子力显微镜和接触角测量等。

限于篇幅,本节只简单介绍第(2)大类工艺检查设备的原理和使用方法。

#### 5.6.1 自动光学检查

AOI 是在 TFT 阵列检查中应用最广泛的设备之一,它可以检查出不良缺陷,也可以对 灰尘进行检查。因为 AOI 采用光学的办法对 TFT 阵列进行检测,所以具有无损和快速的 特点。事实上,除了可以用在 TFT 阵列检查,AOI 还可以更广泛地应用在任何与成膜相关 的工程领域,例如彩膜、触摸屏等技术领域。

AOI 能够检出缺陷的基本原理是重复模式比较法。AOI 设备首先对阵列基板进行全范围扫描,将所有像素的图像都存入计算机系统。然后依次对相邻的像素进行图形比较以确定是否存在缺陷。如图 5.64 所示,像素 A 与像素 B 比较后没有差异,像素 B 与像素 C 比较后存在差异,像素 C 与像素 D 比较也存在差异,而像素 D 与像素 E 比较不存在差异。由此可以很容易判断出像素 C 存在缺陷。缺陷主要是根据设定的敏感度参数进行判定,敏感度参数主要由设定的阈值 A 和阈值 B 组成。因为深颜色部分灰度变化小,而浅颜色部分灰度变化大,所以通过灰度比较,只能检测出颜色较浅部分的缺陷,而通过设定两个阈值可以解决这个问题。



#### 图 5.64 AOI 缺陷检查原理示意图(图片摘自参考文献[2])

## 5.6.2 断/短路检查

5.6.1 节介绍的 AOI 设备尽管功能强大,但其对 5μm 以下的缺陷基本无法有效检出,因此必须通过其他的测试方法予以补充,例如本节将要介绍的 O/S 检查等。在 TFT 的制程中,断/短路检查一般只应用在制作电极图案的工艺单元中,例如 M1 和 M2 工艺单元等。

从原理上讲,O/S检查设备是通过测定配线间阻抗(或电压、电流等)来判断配线是否存在断路或短路的。信号发射端和接收端与基板的距离为150μm±30μm,两端均与电极线形成电容。信号发射端施加交流电压,通过基板的信号线传送到接收端。接收端有两个检测器,分别检查断路和短路缺陷。实际工作时,如果发射端在第 n 条线上,那么检查断路的接收端也在第 n 条线上,而检查短路的接收端在第 n+1条线上。由于接收端接收的电信号非常弱,所以需要通过放大器对信号进行放大和过滤处理,并将交流信号转换为直流信号。如果在检查短路的接收端上检测到一个较高波峰的曲线,那么在对应波峰出现的位置存在短路;如果在检查断路的接收端上检测到一个较大波谷的曲线,那么在对应波谷出现的位置存在断路。图 5.65 是信号线发生断路时的接收端电压波形图。



## 5.6.3 阵列测试

在 TFT 阵列制备完成后,必须对所有像素的 TFT 进行检查以及时发现缺陷并进行修复, 这种检查采用的设备称为阵列测试仪。阵列测试仪进行缺陷检查的基本原理如图 5.66 所示, 即在 TFT 阵列的扫描端子和数据端子同时施加一定的电压波形,这样在 ITO 像素电极处也 会产生一定的信号波形。根据物理学原理,在电场作用下的 ITO 电极会发射出二次电子信 号。阵列测试仪的探头会通过逐一扫描的方式获得所有像素 ITO 电极发出的二次电子信息。 如果二次电子信号的波形发生异常,一般就可以判定该像素的 TFT 器件可能存在缺陷。



图 5.66 阵列测试仪的检测原理示意图(图片摘自参考文献[2])

#### 5.6.4 TEG 测试

5.6.3 节介绍的阵列测试仪只能测出 TFT 是否存在缺陷,至于 TFT 的电学特性是否 符合要求则只能依靠 TEG 测试仪。TEG 测试一般是在阵列测试完成后进行。当生产线工 艺稳定后一般只进行抽检即可。如图 5.67 所示,TEG 测试仪一般包含 I-V 测试(4156C)和 C-V 测试(4284)功能。通过转换矩阵(E5250)可以实现对阵列基板上的所有 TEG 自动定 位和测量。一般来说,计算机系统会对测试结果进行自动参数提取,如果超出规格范围便会 自动报警以提醒工程师采取相应措施。



图 5.67 TEG 测试仪原理示意图

# 5.7 本章小结

薄膜晶体管的电学特性在很大程度上取决于其制备工艺。本章主要介绍了在 TFT 制 程中用到的单项制备工艺,包括成膜、薄膜改性、光刻、刻蚀和其他工艺等。首先,详细讲解 了磁控溅射和等离子体化学气相沉积这两种成膜工艺的主要原理和相关实务知识,这部分 内容是本章的重点之一。接着,仔细介绍了在多晶硅 TFT 制程中用到的两项薄膜改性工 艺——准分子激光退火和离子注入。这两项工艺步骤决定了多晶硅薄膜的基本结构和电学 特性,因此是多晶硅 TFT 制程中的核心工艺。关于 TFT 器件图形化相关的单项工艺,重 点介绍了光刻(含曝光、光刻胶涂覆与显影等)和刻蚀(含湿法刻蚀和干法刻蚀)工艺的基本 原理和实际应用情况,这部分内容也需要读者重点理解和掌握。最后,简单介绍了清洗、光 刻胶剥离和器件退火等其他工艺以及 TFT 阵列检查技术的基本情况,读者对此只需基本 了解即可。本章介绍的 TFT 制备单项工艺是下一章内容的基础。

#### 习题

- 1. TFT 阵列工艺的基本目标是什么?
- 2. TFT 阵列工艺与 IC 工艺相比较有何异同点?
- 3. 什么是经济切割?
- 4. 热蒸发工艺为何不适合在 TFT 制程中使用?
- 5. 溅射工艺中为何选择氩气作为工作气体?
- 6. 溅射靶材背后设置的磁铁的作用是什么?
- 7. 磁控溅射的台阶覆盖性较好,为什么?
- 8. TFT 的电极一般由磁控溅射沉积,你认为应该选用 DC 溅射还是 RF 溅射?为什么?
  - 9. 你认为在磁控溅射的工艺参数中哪些参数相对比较重要?
  - 10. 为何 APCVD 和 LPCVD 无法在 TFT 制程中使用?
  - 11. PECVD 的工艺参数中你认为哪些相对比较重要?
  - 12. 到目前为止 SPC 和 MIC 都没有在实际生产中得到应用,你认为主要原因在哪里?
  - 13. 为何 ELA 工艺中的激光波长通常会选用 308nm?
  - 14. 请定性描述激光退火中能量密度与晶粒大小的关系并解释其原因。
  - 15. 激光退火工艺对非晶硅薄膜提出哪些要求? 为什么?
  - 16. 在激光退火中你认为哪些工艺参数相对比较重要?
  - 17. 在激光退火中如何确定基板的扫描速率?
  - 18. 为何热扩散不适合用于 p-Si TFT 的掺杂工艺?
  - 19. 离子注入的射程和射程分布取决于何种因素?
  - 20. 离子注入的剂量取决于何种因素?
  - 21. 为何离子注入后要进行退火处理?
  - 22. 在离子注入工艺中你认为哪些工艺参数相对比较重要?

- 23. 在 TFT 制程中为何不选用接触式和接近式曝光模式?
- 24. 请证明在光刻工艺中光刻胶的 CMTF 必须小于曝光系统的 MTF。
- 25. 光刻胶涂覆与显影设备的工艺参数很多,你认为哪些会相对比较重要?
- 26. 在 TFT 曝光工艺中"对准"的含义都有哪些? 在实际生产中如何确保对准?
- 27. 何为曝光工艺中的共通缺陷?
- 28. 为何在刻蚀工艺中需要采用 O.E.?
- 29. 刻蚀工艺中选择比的含义是什么?
- 30. 湿法刻蚀中高速刻蚀和低速刻蚀的物理含义和实际效果有何不同?
- 31. 在 TFT 制程中如何进行湿法刻蚀模式的选择?
- 32. 湿法刻蚀的工艺参数中你认为哪些参数相对比较重要?
- 33. 干法刻蚀为何可实现刻蚀方向性可控?
- 34. 在 TFT 制程中如何进行干法刻蚀模式的选择?
- 35. 你认为干法刻蚀的哪些工艺参数相对比较重要?
- 36. AOI测试的基本原理是什么?
- 37. O/S 检测时如何发现短路和断路?
- 38. 请简单说明阵列测试仪的基本测试原理。
- 39. TEG 测试仪的基本功能是什么?

40. 在 TFT 阵列制备完成后如何快速而准确地判断 TFT 阵列是否符合平板显示有源 驱动的要求?

# 参考文献

- [1] 谷至华. 薄膜晶体管(TFT)阵列制造技术 [M]. 上海: 复旦大学出版社, 2007.
- [2] 申智源. TFT-LCD 技术: 结构、原理及制造技术[M]. 北京: 电子工业出版社, 2012.
- [3] 李兴.超大规模集成电路技术基础[M].北京:电子工业出版社,1999.
- [4] 吴自勤,王兵.薄膜生长[M].北京:科学出版社,2001.
- [5] Quirk M, Serda J. 半导体制造技术[M]. 北京: 电子工业出版社, 2008.
- [6] Campbell S A. 微电子制造科学原理与工程技术[M]. 北京: 电子工业出版社, 2003.
- [7] Plummer J D, Deal M D, Griffin P B. 硅超大规模集成电路工艺技术:理论、实践与模型[M]. 北京: 电子工业出版社, 2003.
- [8] 吴娟.磁控溅射腔室残余气体影响的研究[D].上海交通大学,2015.
- [9] 杨武保. 磁控溅射镀膜技术最新进展及发展趋势[J]. 石油机械,2005,29(6): 29.
- [10] 余东海,王成勇.磁控溅射镀膜技术的发展[J].真空,2009,34(3):3.
- [11] 吴笛.物理气相沉积技术的研究进展与应用[J].机械工程与自动化,2011,19(4): 214-216.
- [12] 田民波.薄膜技术与薄膜材料[M].北京:清华大学出版社,2011.
- [13] 吴海波. 非晶硅薄膜晶体管 PECVD 成膜工艺的优化研究[D]. 上海交通大学, 2015.
- [14] 谢振宇,龙春平,邓朝勇,等. 非晶硅 TFT 栅界面层氮化硅薄膜性能的研究[J]. 真空科学与技术学报,2007,27(4): 341-344.
- [15] 袁剑峰,杨柏梁,朱永福.高性能 a-Si:H TFT 开关器件的研制[J].液晶与显示,1999,14(3): 181-185.
- [16] 胡国仁.多晶硅工艺技术与器件物理介绍[C].武汉:提升面板良率相关技术培训(LTPS专题),2015.