第5章 CHAPTER 5 双极型晶体管的交流特性、 功率特性与开关特性 本章先给出了交流小信号概念及NPN晶体管共基极交流小信号电路，分析了晶体管交流小信号传输过程及晶体管交流小信号模型等效电路； 通过分析交流小信号传输延迟，给出了延迟时间、发射效率、基区输运系数、集电结势垒区输运系数、电流放大系数等与晶体管结构参数、结电容及体电阻等参数间的关系； 讨论了截止频率、特征频率与工作频率的关系及高功率增益与最高振荡频率的关系； 分析了晶体管的功率特性，包括大注入、基区扩展效应、发射极电流集边效应、集电结最大耗散功率、二次击穿和安全工作区，讨论了晶体管的开关特性、EM模型和电荷控制模型。 在分析双极型晶体管(BJT)结构、原理、参数及直流特性等时，忽略了载流子传输的瞬态过程和晶体管的一些寄生参数的影响。当输入为交流信号，且频率高到一定程度时，传输的瞬态过程和一些寄生电容的影响就不能忽略了。在实现信号放大的应用中，BJT输入的通常是交流小信号，即信号电压幅度远小于热电势kT/q，室温下约为26mV，比直流偏置电压小得多，相应的交流电流也会比直流偏置下的电流小得多； 这时BJT工作在正向有源区，作为线性放大，输入信号电流、输出信号电流、输入信号电压及输出信号电压之间可近似为线性变化关系； 随着信号频率的升高，BJT内各种电容效应使电流增益迅速下降，晶体管的使用频率受到限制。所以按工作频率把晶体管分为低频管(3MHz以下)、高频管(几十至几百兆赫兹)和超高频管(750MHz以上)。 本章将讨论晶体管在交流小信号、开关大信号及稳态大电流这些应用中所表现出来的基本特性及其物理本质。 5.1晶体管交流小信号电流增益 5.1.1晶体管交流小信号模型 晶体管工作在交流小信号状态下，其信号电压叠加在直流偏置电压上，输出总电流应是直流分量和交流分量之和，如图5.1所示。 图5.1NPN管共基极交流 小信号电路 以NPN管共基极连接为例，其输出总电压为 vBE(t)=VBE+vbe(t)(5.1.1) 式中，vbe(t)一般为正弦交变分量，即 vbe(t)=Vbeejωt(5.1.2) 这时，集电极总输出电流为 iC(t)=IC+ic(t)(5.1.3) 式中，IC为直流分量； ic(t)为正弦交流分量。 当信号在低频或中频段时，可作准静态近似，交流电流和电压的函数关系与直流电流电压的关系近似相同，将交流变量视为准静态下直流量来处理。所得结果与实际测量值的误差在允许的范围内。 5.1.2晶体管交流小信号传输过程 直流电流在晶体管内的传输过程是： 发射极电流由发射结注入基区，通过基区输运到集电结，被集电结收集形成集电极输出电流。传输过程中有两次电流损失： 一是与发射结反向注入电流的复合； 二是基区输运过程中在基区体内的复合。而对于交流小信号电流，其传输过程与直流存在很大不同，主要有4个方面： 发射结势垒电容充放电效应、基区电荷存储效应或发射结扩散电容充放电效应、集电结势垒区的渡越过程和集电结势垒电容充放电效应。下面以NPN管为例分4个阶段进行讨论，如图5.2所示。 图5.2晶体管内交流小信号电流传输 1. 发射结注入 当发射极有一交变信号时，发射结偏压随时间变化会引起发射结势垒宽度、势垒区空间电荷量随时间变化，这可以被看成对发射结势垒电容CTE充放电过程。发射结处有正向注入电流ine和反向注入电流ipe，还有发射结势垒电容CTE充放电电流iCTE。故发射极交流电流为 ie=ine+ipe+iCTE(5.1.4) 交流情况下，发射效率定义为 γ=ineie=ie－ipe－iCTEie=1－ipeie－iCTEie(5.1.5) 2. 基区输运 正偏时发射结向基区和发射区注入的非平衡载流子浓度是随发射结上电压按指数规律变化的，如图5.3(a)所示，亦即基区和发射区存储的电荷量随时间变化，故将发射结的扩散电容CDE定义为 CDE=QDEVBEVBC≈QBVBEVBC(5.1.6) 在外加偏压下，设发射区和基区积累电荷分别为QE和QB，而发射结扩散区电荷QDE=QB+QE，且QBQE，所以QDE≈QB。受扩散电容CDE的影响，注入基区的电流ine应包括基区的体复合电流irb和扩散电容CDE充放电电流iCDE。为什么iCDE是基极电流的分量呢？这是因为基区是电中性的，其“多子”空穴由基极电流随时维持与电子等量的变化。 图5.3基区积累电荷的变化 （a） CDE； （b） CDC 当发射极有一交变信号时，基区积累电荷QB也随之发生变化。正半周，QB随发射结偏压的升高而增加，因此，注入基区的电子一部分用于基区复合而形成复合电流irb； 一部分用于增加基区积累电荷，相当于扩散电容的充电。负半周，相当于扩散电容的放电，扩散电容CDE充放电电流iCDE也转换为基极电流的一部分，以维持基区电中性。 交流情况下，为衡量基区输运能力，引入基区输运系数并定义为 β*=inc(0)ine=inc(0)inc(0)+irb+iCDE≈1－irbinc(0)－iCDEinc(0)(5.1.7) 3. 集电结势垒区渡越 当载流子达到基区集电结边界时，集电结反偏电压的变化会导致基区宽变效应，使有效基区宽度随时改变，也会导致基区积累电荷随时变化，形成了集电结扩散电容CDC的充放电电流iCDC，其也转换为基极电流的一部分，以维持基区电中性。由于CDC很小，一般可忽略不计。当然，在一定的频率范围内，ine中的绝大部分电子会传输到集电区。 ine=irb+iCDE+iCDC+inc(0)(5.1.8) 式中，inc(0)为流经集电结势垒区与基区边界的电子电流。在直流稳态情况下，忽略集电结势垒区产生电流，认为流过集电结势垒区两边的电流相等。这相当于假定载流子以无穷大的速度通过集电结势垒区，但实际上载流子的速度是一个有限值，故载流子通过集电结势垒区是需要时间的，在动态情况下，电流的幅度和相位均随时间而变，因此，在某一时刻t，集电结势垒区两边的电流并不相等。也就是说，需要考虑集电结渡越过程中电子流的损失。为了描述集电结势垒区靠集电区一边的电子电流inc(xmc)的减小，引入集电结势垒区输运系数并定义为 βd=inc(xmc)inc(0)(5.1.9) 4. 集电区收集 到达集电结与集电区边界的电流inc(xmc)并不能全部被集电区输运而形成集电极电流ic，这是因为交变电流通过集电区时，会在集电区体电阻rcs上产生一个交变的电压降，其叠加在原集电结直流偏压上，会使集电结势垒区宽度随交流信号的变化而变化。因此，在inc(xmc)中又需要一部分电子电流对集电结势垒区充放电，形成集电结势垒电流iCTC，同时，基极也提供相应大小的空穴电流对势垒电容CTC充放电，故iCTC又成了基极电流的一部分。最终到达集电极的电子电流为 ic=inc(xmc)－iCTC(5.1.10) 为了描述该过程电流的损失，引入集电区衰减因子并定义为 αc=icinc(xmc)=icic+iCTC≈1－iCTCic(5.1.11) 综上所述，为了响应交流下各种电容充放电的需要，基极电流为 ib=ipe+irb+iCTE+iCDE+iCTC+iCDC(5.1.12) 由此可知，在同样的发射极电流下，基极电流增大，会使输出电流减小，即意味着电流放大系数降低，其原因就在于晶体管内存在势垒电容和扩散电容。 5.1.3晶体管交流小信号模型等效电路 现利用电阻、电容、恒流源、恒压源等构成晶体管等效电路。该电路在功能上与一个晶体管是等效。下面给出晶体管各部分的等效电路。 1. 发射结和发射区 晶体管发射结正偏电压的变化会引起： ①发射结空间电荷区空间电荷量的变化，这一变化用发射结势垒电容CTE等效； 图5.4发射结和发射区的等效电路 ②发射极电流的变化，这一变化用发射结动态电阻re等效； ③基区、发射区储存电荷的变化，这一变化用发射结扩散电容CDE等效。这样，发射结和发射区的等效电路如图5.4所示。这种等效是合理的，因为当有交变电压输入时，发射极时变电流ie一部分用来给发射结势垒电容CTE充电或放电，用于改变空间电荷区电荷量； 一部分用于给发射结扩散电容CDE充电或放电，用于改变基区和发射区储存电荷量； 其余部分通过发射结注入基区而到达集电极(相当于通过re)。现用发射结动态电阻re、发射结势垒电容CTE、发射结扩散电容CDE三者并联来描述发射结所发生的物理过程，发射区相当于一个欧姆电阻res，如图5.4所示。由于发射区一般为重掺杂区，因此res很小。 2. 集电结和集电区 集电区用等效电阻rcs表示，集电结电阻用rc表示。当集电区通过时变电流ic时， rcs上电压降也随着改变(在直流偏压上时变)，或者说在集电极基极间加有时变电压，引起集电结压降的 变化。这种变化会引起3个效应： ①集电结势垒区宽度和空间电荷量的变化； ②集电结势垒区宽度和空间电荷量的变化，又会产生基区宽变效应，进一步引起基区储存电荷的变化； ③基区宽度的变化，会引起电流放大系数α、β的变化，即发射极电流不变，却引起了集电极电流的变化。集电结用集电结势垒电容CTE、扩散电容CDE和动态电阻rc的并联来等效电路，如图5.5所示。 图5.5集电结和集电区的等效电路的控制功能 3. 基区 基区储存电荷的变化由扩散电容描述。晶体管的基极电流是一股平行于结平面方向流动的多子电流，它将在基区横向产生电压降，基区的这一作用可用基极电阻rb等效，但没有反映晶体管的发射结和集电结之间的相互关系，即没有反映晶体管两个结的控制功能。因此必须把发射结电流ie通过基区输运而转化为集电极电流的相互控制关系反映出来，为此可用一个恒流源表示，如图5.6所示。 图5.6晶体管共基极高频等效电路 4. 共基极高频等效电路 由图5.4和图5.5可得共基极T形等效电路。如果CTE、CDE并联后的电容用CE表示，CTC、CDC并联后的电容用CC表示，则晶体管共基极高频等效电路如图5.6所示。 5. 共射极高频等效电路 将共基极晶体管T形等效电路中的基极与发射极交换，恒流源αie用βib代替，则共射极高频T形等效电路，如图5.7所示。 图5.7共射极高频等效电路 需要说明的是，与βib并联的电阻缩小为原来的1/(1+β)，而电容则扩大为原来的(1+β)倍。 5.1.4交流小信号传输延迟时间 晶体管发射结和集电结都存在势垒电容及扩散电容，当输入交变信号时，电容随之充放电，充放电过程必然造成信号传输的延迟。同时，荷载交流信号的载流子以有限速度经过基区、集电结空间电荷区等均需要一定的渡越时间，也会增加信号的延迟时间，其存在必然会影响交流电流增益。由于电容的容抗随信号频率的升高而下降，故频率越高，容抗越小，电容的充、放电电流越大，晶体管的交流电流增益下降越厉害。 根据上述分析，本征晶体管主要存在4个延迟时间，即发射极延迟时间、基区渡越时间、集电结势垒区渡越时间及集电极延迟时间。 1. 发射效率及发射结延迟时间 在交流条件下，考虑到发射结电容CTE后，共基极组态下发射结等效电路如图5.8所示。 图5.8发射结小信号等效电路 图中，re为发射结的动态电阻，或称微分电阻或发射结电阻。其定义 re=VBEIEVCB=常数(5.1.13a) 式中，VBE及IE视为准静态参数，且IE=IE0eqVBE/kT，故 re=kTqIE(5.1.13b) 由图5.8，得 iCTE1jωCTE=(ine+ipe)re(5.1.14) 得 iCTEine+ipe=jωreCTE(5.1.15) 将发射效率式(5.1.5)改写为 γ=ineine+ipe+iCTEVCB=ineine+ipe1+iCTEine+ipe=γ01+jωreCTE=γ01+jωτe(5.1.16) 式中，τe为发射结延迟时间，即发射结势垒电容的充放电时间，且 τe=reCTE(5.1.17) 由式(5.1.15)，得 |γ|=γ01+(ωτe)2(5.1.18a) φ=－arctan(ωτe)(5.1.18b) 由此可知，随着角频率ω的升高，γ减小，将|γ|=γ02时的信号角频率称为发射极截止角频率ωe，故 ωe=1τe=1reCTE(5.1.19) 当ω=ωc时，φ=－45°，则流过结电阻的电流和势垒电容的充、放电电流相等。 2. 基区运输系数及基区渡越时间 在交流条件下，考虑到发射结扩散电容CDE充放电过程的发射结等效电路如图5.9所示。 图5.9发射结小信号等效电路 交流时，由于CDE的充、放电影响，将基区运输系数式(5.1.7)改写为 β*=inc(0)ineVCB=常数=inc(0)inc(0)+irb+iCDE =inc(0)i′ne+iCDE=inc(0)/i′ne1+iCDEi′ne(5.1.20) 式中，i′ne=inc(0)+irb。 由图5.9，得 iCDEi′ne=jωCDEre(5.1.21) 又β*0=inc(0)i′ne，则 β*=β*01+jωCDEre=β*01+jωτb(5.1.22) 式中，τb称为基区渡越时间，亦即发射结扩散电容CDE的充放电时间，且 τb=reCDE(5.1.23) 根据式(5.1.6)，发射结扩散电容CDE主要是基区非平衡载流子电子随结上偏压的改变引起的。 对于均匀基区晶体管，有 QB=12AqWbnb0eqVBE/kT 由此可得 CDE=dQBdVBE=12AqWbnb0qkTeqVBE/kT(5.1.24) 由于Ine=AqDnbnb0eqVBE/kTWb，令Ine≈IE，即发射效率为1，此时均匀基区晶体管的扩散电容为 CDE=IEqkTW2b2Dnb≈W2b2reDnb(5.1.25a) 对于缓变基区晶体管，有 CDE=W2bλreDnb(5.1.25b) 从而求得基区渡越时间为 τb=reCDE=W2bλDnb(5.1.26) 对于均匀基区晶体管λ=2，有 β*=β*01+jωW2b2Dnb=β*01+jωτb(5.1.27) 由此可得 |β*|=β*01+(ωτb)2(5.1.28a) φ=－arctan(ωτb)(5.1.28b) 由此可知，信号角频率越高，β*越小。令|β*|=β*0/2的角频率为渡越截止角频率，以ωb表示，即 ωb=1τb=1reCDE(5.1.29) 当ω=ωb时，ωτb=1，φ=－45°。 【例5.1】(1)推导出非均匀掺杂基区晶体管的基区渡越时间表达式，假设Wb/Lnb1； (2)若基区杂质分布NA=N0e－ax/Wb，重复问题(1)。 解： (1) 对于缓变基区，设基区少数载流子电子以有效速度v(x)渡越基区，则基区电子电流为 In=qAnp(x)v(x)(5.1.30) 由于dx=v(x)dt，运用式(5.1.30)并积分可求出一个电子渡过基区所需的时间为 τb=∫Wb0dxv(x)=∫Wb0qAnp(x)Indx(5.1.31) 得 np(x)=－InqADnNA∫WbxNAdx(5.1.32) (2) 由式(5.1.32)积分，得 τb=W2bDnba1－1a(1－e－a) 3. 集电结势垒区输运系数及集电结势垒区延迟时间 反偏集电结，与发射结相比，集电结势垒区的电场较强，宽度较宽，一般认为势垒区中载流子电子以饱和漂移速度vsl通过势垒区。对于NPN晶体管，将到达基区与集电结势垒边界的电子电流记为inc(0)，将到达集电结势垒区与集电区边界的电子电流记为inc(xmc)。由于集电结势垒区中载流子电子以饱和漂移速度vsl运动，故通过集电结势垒区的电流密度jnc=qncvsl，该电流密度随电子浓度nc变化，电子浓度nc又随时间变化。因此，电流密度随时间变化，故集电结势垒区电荷分布随时间变化，这就使得inc(xmc)的形成滞后于inc(0)，这一滞后的时间称为集电结势垒区延迟时间τd。若电子渡越集电结势垒区的时间为τs，集电结势垒区的宽度为xmc，则 τs=xmcvsl(5.1.33) 可以证明 τd=τs2=xmc2vsl(5.1.34) 式中，vsl为电子饱和漂移速度； 对Si器件，vsl≈107cm/s。 集电极势垒区运输系数式(5.1.9)可写为 βd=inc(xmc)inc(0)VCB=11+jωxmc2vsl=11+jωτd(5.1.35) 4. 集电区衰减因子及集电极延迟时间 交流时，计及集电结势垒电容CTC充放电过程的共基极输出端等效电路如图5.11所示。 图5.10共基极输出端等效电路 由图5.10知，在输出端交流短路的情况下，集电区体电阻rcs与CTC相当于并联，故 iCTCic=rcs1jωCTC=jωrcsCTC=jωτc(5.1.36) 式中，τc为集电极延迟时间，且 τc=rcsCTC(5.1.37) 式中，rcs为集电区体电阻，若集电区电阻率为ρc，集电区的宽度和集电结的面积分别为Wc、AC，则 rcs=ρcWcAC(5.1.38) 实际上，τc为CTC充放电时间，由于集电区掺杂较低，体电阻rcs较大，当交流信号电流通过rcs时，会产生交流电压降，使集电结的偏压变化，即对CTC充电或放电。 集电区衰减因子式(5.1.11)可改写为 αc=icinc(xmc)VCB=icic+iCTC=11+iCTCic=11+jωrcsCTC=11+jωτc(5.1.39) 式(5.1.39)表明，随着频率的升高，电容容抗减小，充放电电流增大，αc减小。 5.1.5晶体管交流小信号电流增益及其频率特性 1. 共基极交流短路电流放大系数及其频率特性 共基极交流短路电流放大系数定义为 α=icieVCB=dICdIEVCB(5.1.40) 将式(5.1.16)、式(5.1.22)、式(5.1.35)及式(5.1.39)代入式(5.1.40)，得 α=icie=ineie×inc(0)ine×inc(xmc)inc(0)×icinc(xmc)=γ·β·βd·αc =γ0β0(1+jωτe)(1+jωτb)(1+jωτc)(1+jωτd)(5.1.41) 将式(5.1.41)分母相乘并忽略ω的高次项，得 α=α01+jω(τe+τb+τd+τc)=α01+jωτec(5.1.42) 故共基极交流电流放大系数为复数，其模和相角分别为 |α|=α01+(ωτec)2(5.1.43) φ=－arctan(ωτec)(5.1.44) 式中，τec为共基极连接时，发射极和集电极间的总传输延迟时间，即 τec=τe+τb+τd+τc(5.1.45) 可见，随着角频率ω的增加，延迟时间τec越长，α越小。 当晶体管共基极交流短路电流放大系数α下降到低频值α0的1/2时的角频率称为共基极截止角频率，或称α截止角频率，以ωα表示,即 当|α|=α02时， ω=ωα。 若以dB为单位，则 |α|(dB)=20lgα02=20lgα0－3(dB) 也就是说，当工作角频率升高到α截止角频率时，共基极交流电流放大系数将比直流α0下降3dB，如图5.11所示。 图5.11电流放大系数随频率变化的关系 由式(5.1.44)知，当ωτec=1时，ω=ωα，故 ωα=1τec=1τe+τb+τd+τc(5.1.46a) 将式(5.1.17)、式(5.1.26)、式(5.1.34)及式(5.1.37)代入式(5.1.46a)，则α截止角频率ωα为 ωα=1reCTE+W2bλDnb+xmc2vs1+rcsCTC(5.1.46b) 于是，相应的共基极电流增益及其模与相位角分别为 α=α01+jωωα(5.1.47a) |α|=α01+ωωα2(5.1.47b) φ=－arctanωωα(5.1.47c) 2. 共射极交流电流放大系数及其频率特性 1) 共射极交流短路电流放大系数 共射极交流短路电流增益定义为 β=icibVCE=dICdIBVCE=αe1－αeVCE(5.1.48) 式中，αe是共射极连接下，输出端C和E间交流短路时相应的共基极电流放大系数。由于交流小信号时C、E相连，发射结电压变化会同时对发射结势垒电容CTE和集电结势垒电容CTC充放电，使发射结延迟时间变为τ′e，即 τ′e=re(CTE+CTC)(5.1.49) 则 αeVCE=α01+jω(τ′e+τb+τd+τc)=α01+jωτ′ec(5.1.50) 将式(5.1.50)代入式(5.1.48)，得 β=α01－α0+jωτ′ec=α0(1－α0)1+jωτ′ec(1－α0)=β01+jβ0ωτ′ec(5.1.51) 相应的模及相角分别为 |β|=β01+(β0ωτ′ec)2(5.1.52a) φ=－arctan(β0ωτ′ec)(5.1.52b) 由此可知，信号频率越高，延迟时间越长，晶体管共射极交流电流增益越小。 2) 共射极截止频率及特征频率 晶体管的共射极截止角频率亦称β截止角频率，以ωβ表示； ωβ是晶体管共射极交流短路电流放大系数β下降到低频值β0的1/2时的角频率，即 当|β|=β02时，ω=ωβ。 如图5.11所示，若以dB为单位，则工作在ωβ频率下，β将比直流β0下降3dB，即 |β|(dB)=20lgβ02=20lgβ0－3(dB) 根据式(5.1.49)，共射极交流电流放大系数的模为 |β|=β01+(β0ωτ′ec)2(5.1.53) 于是 β0ωτ′ec=1，ω=ωβ=1β0τ′ec 所以，有 ωβ=1β0τ′ec=1τ′e+τb+τd+τc(5.1.54a) 将式(5.1.49)、式(5.1.26)、式(5.1.34)及式(5.1.37)代入式(5.1.54a)得，共射极截止角频率为 ωβ=1β0re(CTE+CTC)+W2bλDnb+xmc2vs1+rcsCTC(5.1.54b) 由ωβ表示的共射极电流增益β及其模与相位角分别为 β=β01+jωωβ(5.1.55a) |β|=β01+ωωβ2(5.1.55b) φ=－arctanωωβ(5.1.55c) 由于β较α大得多，因此当ω=ωβ时，β下降得并不多。也就是说，ωβ并非共射极连接时晶体管工作角频率的极限，故用特征角频率ωT表示共射极交流电流放大系数|β|=1时的角频率。这表明，当工作角频率达到ωT时，晶体管已没有电流放大功能，即当ω=ωT时， |β|=β01+(β0ωτ′ec)2=11β02+(ωτ′ec)2=1 因为1β01，可忽略不计，所以ωT=1τ′ec，得 ωT=1τ′e+τb+τd+τc=1re(CTE+CTC)+W2bλDnb+xmc2vs1+rcsCTC(5.1.56) 角频率ω很高时，需考虑各种寄生电容的影响，则CTC将由CC代替。CC称为集电极总的输出电容，且 CC=CTC+CX+Cpad(5.1.57) 式中，CX为管壳寄生电容； Cpad为延伸电极电容，是金属电极的延伸部分、氧化层和半导体之间所构成的MOS电容，且 Cpad=ε0εOXtOXApad(5.1.58) 式中，Apad为延迟电极面积； tOX为二氧化硅层的厚度。 由式(5.1.55a)和式(5.1.56)，得 ωT=β0ωβ(5.1.59) 显而易见，晶体管的特征角频率要比共射极截止角频率高得多。由式(5.1.47)和式(5.1.56)知，ωα>ωT，但当CTECTC时，有τ′e≈τe，故有ωα≈ωT，说明特征频率略小于或接近共基极截止角频率。对于同一晶体管ωα、ωβ、ωT三者之间的关系为 ωβωT≤ωα(5.1.60) 同时，依据β=β01+jωωβ，若工作频率较高，符合ωωβ，即ωωβ1时，有 β=ωββ0jω=ωTjω(5.1.61) 取β的模，得 ωT=|β|ω(5.1.62) 式中，|β|ω称为增益带宽积，对于给定的晶体管，高频晶体管增益带宽积为一常数。由此可知，角频率升高，β线性下降； 或者说角频率每升高1倍，β减小6dB，有时也称为6dB/倍频关系。图5.11也示出了这一关系。利用这一关系，在较低频率下测得某一双极型晶体管的特征角频率ωT后，可估计某一工作频率下晶体管共射极电流放大系数β的大小。 要改善BJT的频率特性，提高其截止频率及特征频率，需要从材料选择、结构设计、工艺制造以及工作点的选择等多方面加以考虑，以减小晶体管高频下的延迟时间τe、τb、τc及τd。在这4个时间中，一般以τb最大，由式(5.1.26)知，要减小τb，主要是减小基区宽度Wb和提高基区的电场因子η以增大λ，同时要增大基区的少子扩散系数； 故在提高NB(0)的时候要注意不致使Dnb下降。由于τe、τc与势垒电容CTE、CTC等有关，故要减小晶体管的势垒电容，主要在于减小发射结结面积AE及集电结结面积AC； 同时，还要适当减小集电区的电阻率ρc及其宽度Wc，以减小集电区串联电阻rcs，可使τe、τc减小。由于发射结电阻re及集电结势垒区宽度xmc与工作点(IC,VCE)有关，故要选择合适的工作电压与电流。此外，还要减小各种寄生参数，如Cpad、CX等。 【例5.2】硅NPN晶体管在300K时，IE=1mA, CTE=1pF, Wb=0.5μm, Dnb=25cm2/s, xmc=2.4μm, rcs=20Ω, CTC=0.2pF。求发射区集电区渡越时间和截止频率。 解： 发射结电容充电时间为 τe=reCTE=VTIECTE=0.0261×10－3×10－12s=26×10－12s=26ps 基区渡越时间为 τb=W2b2Dnb=(0.5×10－4)22×25s=50×10－12s=50ps 集电结耗尽区渡越时间为 τd=xmcvs=2.4×10－4107s=24×10－12s=24ps 集电结电容充电时间为 τc=rcsCTC=20×0.2×10－12s=4×10－12s=4ps 于是，发射区集电区渡越时间为 τec=26+50+24+4=104ps 共基极截止频率为 fα=ωα2π=12π×104×10－12=1.53GHz 特征频率为 fT≈fα=1.53GHz 共射极截止频率为 fβ=ωβ2π=fTβ0=1.53×109100=15.3MHz 【例5.3】计算双极晶体管的发射区集电区渡越时间和截止频率。T=300K，NPN硅晶体管参数如下： IE=1mACTE=1pF Wb=0.5μmDnb=25cm2/s xmc=2.4μmrcs=20Ω CTC=0.1pF 解： 首先估算不同的时间延迟因素。如果忽略寄生电阻，则发射结的充电时间为 τe=reCTE 其中 re=kTq·1IE=0.02591×10－3=25.9Ω 于是 τe=25.9×10－12s=25.9ps 基区渡越时间为 τb=W2b2Dnb=(0.5×10－4)22×25s=50ps 集电结耗尽区渡越时间为 τd=xmcυs=2.4×10－4107s=24ps 集电结电容充电时间为 τc=rcsCTC=20×0.2×10－12s=4ps 发射区到集电区的延时为 τec=（25.9+50+24+4）ps=103.9ps 所以截止频率为 fT=12πτec=12π×103.9×10－12Hz=1.53GHz 若低频共发射极电流增益为β=100，那么β截止频率为 fβ=fTβ0=1.53×109100Hz=15.3MHz 说明： 设计高频晶体管时，需减小几何尺寸以降低电容，并采用窄基区以减小基区渡越时间。 【例5.4】某晶体管β=50，当信号频率f为30MHz时测得|β|=5，求此管的特征频率fT，以及当信号频率f分别为15MHz和60MHz时的β的值。 解： 由式(5.1.62)得 fT=|β|f=5×30=150MHz f=15MHz时， |β|=fTf=15015=10 f=60MHz时， |β|=fTf=15060=2.5 【例5.5】一高频双极型晶体管工作于240MHz时，其共基极电流放大系数为0.68,若该频率为截止频率fα，试求其β=5时的工作频率(设τ′e=τe)。 解法1： 已知f=fα=240×106Hz时，放大系数α=0.68，所以，直流放大系数为 α0=2α=2×0.68=0.96 因为 τ′e=τe 所以 fT≈fα=240MHz=β·f 由此可得 f=fαβ=2405=48MHz 解法2： 已知f=fα=240×106Hz时，放大系数α=0.68，所以，共基极直流放大系数 α0=2α=2×0.68=0.96 共射极直流放大系数 β0=α01－α0=0.961－0.96=24 由β=β01+β0ff′α2，得 f=f′αβ0β0β2－1=240242452－1=46.7MHz 5.1.6高频功率增益及最高振荡频率 晶体管工作在高频电路中，用于放大、振荡及倍频等，要求具有优良的功率放大性能，在一定的频率下其功率增益越大越好。但晶体管功率增益会随信号频率升高而下降。为此，需要分析其功率增益和工作频率的内在联系，使晶体管在更高频率工作时，仍能获得所期望的功率增益。 1. 高频最佳功率增益 晶体管输出功率Po与输入功率Pi之比称为功率增益GP，即 GP=PoPi(5.1.63) 设晶体管T的功率放大电路如图5.12所示。共射极连接时，当输入信号源内阻和晶体管输入 图5.12晶体管功率放大电路 电阻rb匹配时，有Pi=i2brb。若输出负载为ZL，则Pc=i2cZL。ic是通过负载ZL的电流。故 GP=icib2ZLrb(5.1.64) 式(5.1.64)表明，当ω>ωT时，β<1，但负载阻抗ZL可以比rb大很多，所以仍有GP>1，即晶体管具有功率放大功能。要获得最大功率输出或称最佳功率增益，负载ZL和晶体管的输出阻抗必须共轭匹配。由于晶体管的集电结电容CC是并联在输出端的，故CC的容抗随频率升高而减小，输出阻抗也变得越来越小，ZL的取值也需减小。可见，当频率足够高时，有可能使GP≤1。 以GPM表示最佳功率增益。当高频晶体管的|β|≥100，即ωT比ωβ大两个数量级时，可以认为晶体管工作在图5.11所示的6dB/倍频段，利用jωβ=ωT，得晶体管共射极输出阻抗为 ZO=1jω(1+β)CC=1ωTCC+jωCC(5.1.65) 进一步得，共轭匹配负载为 ZL=1ωTCC－jωCC(5.1.66) 在共轭匹配输出并考虑到负载的影响时，有 icib=β2(5.1.67) 用式(5.1.66)代替式(5.1.64)中ZL，再将式(5.1.67)代入式(5.1.64)，得 GPM=β221ωTCCrb=ωT4ω2rbCC(5.1.68) 式中，CC为集电极总输出电容。由此可知，晶体管共射极最佳功率增益与特征角频率成正比，与基极电阻和输出端电容之积成反比，与工作角频率平方成反比，即角频率ω越高，功率增益越小。 2. 最高振荡频率 根据式(5.1.68)，当GPM=1(0dB)时，ω=ωM，称ωM为晶体管最高振荡角频率，即共射极最佳功率为1时的角频率。由此易得 ωM=ωT4rbCC(5.1.69) 又因ωT4rbCC=GPMω2，故 ωM=GPMω2(5.1.70) GPMω2称为晶体管的高频优值，或称功率增益带宽积。高频优值是一常数，它仅取决于晶体管本身的参数，反映了晶体管工作在高频时的功率放大能力。 3. 提高功率增益的途径 由以上分析可知，要提高功率增益，可通过提高ωT，减小rb和CC等来实现，即减小Wb、增大λ，即增大η，如增大基区杂质浓度梯度，及减小ρc和Wc以减小集电区串联电阻rcs等，使ωT得以提高； 减小发射极和集电极的面积AE、AC是减小结电容的有效方法，可减小总的集电极输出电容CC； 减小rb也是提高功率增益不容忽视的方面。由于μn>μp，所以高频管一般选用NPN型晶体管。同时还需选用合适的工作点，即选择正确的偏置电压VCE与电流IC，使器件性能得以更好地发挥。 5.2双极型晶体管的功率特性 在实际的电路应用中，经常需要晶体管有较大功率输出，这就要求晶体管必须有较大的电流输出。而在大电流条件下，它的交直流特性都会发生明显的变化，最为突出的是直流电流放大系数β0和特征角频率ωT随电流增大而快速下降，这是晶体管尤其是大功率晶体管设计和制造中必须关注的问题。本节将分析晶体管特性参数随电流变化的原因，讨论影响功率的最大电流、最大耗散功率和二次击穿等，最后给出晶体管的安全工作区。 5.2.1晶体管集电极最大工作电流 晶体管的最大电流就是集电极的最大工作电流ICM。在电源电压确定的情况下，晶体管要获得大的功率输出，就需要有大的电流输出。而要有大的电流输出就必须有大注入，而大注入又会引起不同于小注入情况下的许多物理变化，也就是说，输出大电流要受到诸多因素的制约。限制晶体管集电极大电流的主要因素是电流放大系数在大电流下的显著下降。图5.13(a)表明，在IC较小时，β0随IC的增大而增大，当IC增大到一定数值后， β0会随电流增大而迅速下降，导致图5.13(b)所示的输出特性曲线疏密不均匀。大电流下的特性曲线越来越密集，正好反映了β0在大电流下的迅速下降，这会影响晶体管的正常工作。为此就需要对晶体管最大工作电流给予限定。 图5.13晶体管电流放大系数随集电极电流的变化趋势 (a) β0随IC变化； (b) 特性曲线 因此，集电极最大工作电流ICM定义为共射极直流短路电流放大系数β0下降到其最大值的一半时所对应的集电极电流。ICM越大，晶体管大电流特性越好。而大电流情况下电流放大系数下降的原因归结为3个效应： 基区大注入效应、基区扩展效应和发射极电流集边效应。 5.2.2基区大注入效应对电流放大系数的影响 1. 大注入基区电导调制效应 小注入是指，注入基区的少数载流子浓度远小于基区多数载流子浓度。而大注入是指，注入基区的少数载流子浓度接近或超过基区的多数载流子浓度。图5.14给出了小注入和大注入时基区载流子分布示意图。图5.14(b)表明，大注入时，不仅少子浓度增加很多，而且多子浓度也等量地增加，这是维持电中性的需要。多子浓度增加，将使基区电阻率下降，由此导致基区电导率受注入电流调制，该调制称为大注入基区电导调制效应。 图5.14小注入和大注入时基区载流子分布示意图 (a) 小注入时基区载流子分布； (b) 大注入时基区载流子分布 2. 大注入自建电场 如图5.14(b)所示，大注入基区的少子在基区边扩散边复合，形成一定的浓度梯度分布。为了维持电中性的要求，其多子空穴必须与注入的少子具有相同的浓度梯度，即 dpb(x)dx=dnb(x)dx(5.2.1) 由于浓度梯度的存在，少子电子从发射极向集电极扩散，而多子空穴向集电结扩散。然而，集电结反偏电压的反向抽取作用只允许少数载流子电子通过并到达集电极，而不允许多子空穴通过。因此在基区集电结附近形成空穴积累，在发射结边界附近基区一侧，却因空穴扩散离去而使空穴欠缺。因此，基区形成的由集电结指向发射结的自建电场E会阻止空穴的扩散运动。该电场是由大注入效应产生的，故称之为大注入自建电场，如图5.14(b)所示。 在大注入自建电场作用下，载流子在基区内除有扩散运动，还有漂移运动，因而基区电子电流、空穴电流等于各自扩散电流与漂移电流之和，即 Jnb=qμnnbE+qDndnbdx(5.2.2) Jpb=qμppbE－qDpdpbdx(5.2.3) 对于多数载流子空穴，大注入自建电场阻止空穴的扩散运动，当空穴扩散电流等于漂移电流时，达到动态平衡。因而稳定时，基区内的净空穴电流Jpb=0，得 μppbE=Dpdpbdx(5.2.4) E=Dpμp1pbdpbdx=kTq1pbdpbdx(5.2.5) 当注入较大时，基区中的多数载流子空穴浓度为 pb(x)=NB(x)+nb(x)(5.2.6) 将式(5.2.6)代入式(5.2.5)，得 E=kTq1NB+nbddx(NB+nb)=kTqNBNB+nb1NBdNBdx+1NB+nbdnbdx(5.2.7) 式中，kTq1NBdNBdx表示由基区杂质浓度梯度产生的自建电场Eb，则 E=NBNB+nbEb+kTq1NB+nbdnbdx(5.2.8) 式(5.2.8)表明，大注入自建电场由两部分组成： 第一项表示在大注入情况下，由基区杂质浓度梯度产生的杂质分布自建电场随注入载流子浓度nb的增加(即注入水准的提高)而减小。对非均匀基区，随着注入水准的增加，其杂质浓度梯度漂移电场作用逐渐减弱； 对于均匀基区，此项自然等于零。第二项表示少子注入基区后，为了维持电中性，积累相应的空穴而产生的大注入自建电场随注入水准的提高而增强。 可见，在大注入条件下，均匀基区和缓变基区晶体管的基区自建电场都由注入载流子的浓度梯度dnb/dx决定。 3. 大注入基区少子分布 对于均匀基区晶体管，当WbLnb时，小注入时少子浓度分布可近似为线性分布，即 nb(x)nb(0)=1－xWb(5.2.9) 式中，nb(0)表示均匀基区晶体管发射结注入基区的电子浓度的边界值。可见，小注入时，浓度线性分布的斜率为1。 当大注入时，注入浓度达到nb(0)>NB时，均匀或缓变基区少子浓度都近似为线性分布，有 nb(x)nb(0)=121－xWb(5.2.10) 式(5.2.10)表明，大注入少子浓度线性分布斜率只有均匀基区晶体管小注入时的一半。这是因为在小注入时，缓变基区晶体管存在杂质分布梯度自建电场，自建电场越强，基区电子漂移电流越大，少子浓度梯度越小，缓变基区和均匀基区少子浓度差别越大。而大注入基区的杂质分布自建电场减弱，在注入水准足够高时，其杂质分布自建电场的作用可以忽略。因而不论是均匀基区还是缓变基区晶体管，基区少子受到的漂移场，都是注入少子浓度梯度dnb/dx所产生的大注入自建电场。因此，二者基区少子分布具有相同的形式。同时，大注入基区电子扩散电流和漂移电流近似相等，从扩散流的角度看，相当于扩散系数比小注入时增大了一倍，因此少子浓度分布的斜率减小一半。 4. 大注入对电流放大系数的影响 分析晶体管的直流特性时，低频电流放大系数β=IC/IB，而基极电流IB主要由发射结反注入电流Ipe、基区复合电流Irb和表面复合电流Isr三部分组成，而IC≈Ine。因此，低频电流放大系数为 1β0=IpeIne+Irb+IsrIne(5.2.11) 式中，右边第一项为发射效率项，第二项为包括体内复合和表面复合在内的复合项。因此，只要分别求出等式右边Ipe、Ine、Irb、Isr随工作电流的变化关系，β0随着IC变化的关系就清楚了。 1) 发射结电子电流 对于均匀基区晶体管，将式(5.2.7)代入式(5.2.2)，得 Jnb(x)=qDnb1+nb(x)nb(x)+NBdnb(x)dx(5.2.12) 当基区宽度很窄时，载流子线性分布梯度为 dnb(x)dx≈－nb(0)Wb 因此，发射结电子电流密度为 Jne=qDnb1+nb(0)nb(0)+NB－nb(0)Wb(5.2.13) 2) 体内复合电流 对均匀基区晶体管，当WbLnb时，载流子分布可近似为线性，体内复合电流为 Jrb=1τnb∫Wb0nb(x)dx=AqWb2τnbnb(0)(5.2.14) 3) 表面复合电流 Isr=－AsqSnb(0)(5.2.15) 将式(5.2.13)~式(5.2.15)代入式(5.2.11)中的复合项(第二项)，得 Irb+IsrIne=W2b2L2nb1+nb(0)NB1+2nb(0)NB+SAsWbADnb1+nb(0)NB1+2nb(0)NB=a1+nb(0)NB1+2nb(0)NB(5.2.16) 式中，a=W2b2L2nb+SAsWbADnb，表示小注入时电流放大系数1β0中的复合项。式(5.2.16)表明，电流复合项随nb(0)NB的增加而下降，因为nb(0)NB增加，复合电流在传输电流中所占比例减小。当nb(0)NB1时，传输电流中的漂移电流与扩散电流相等，使电流复合项下降为小注入时的一半。其原因是大注入自建电场，使电子穿越基区的时间缩短一半，复合概率下降，β0上升。 4) 反注入电流 一般情况下晶体管的发射结很薄，发射区宽度WeLpe。若反注入发射区的少数载流子空穴分布为线性分布，则NPN晶体管的发射结反注入电流为 Ipe=－AqDpedpe(x)dx≈-AqDpepe(0)We(5.2.17) 由此得，发射效率项为 IpeIne=DpeDnbWbWepe(0)nb(0)nb(0)+NB2nb(0)+NB(5.2.18) 设发射结压降为Vj，则利用pe(0)NE(0)=n2ieqVj/kT和pe(0)NE(0)=pb(0)nb(0)将式(5.2.18)简化为 IpeIne=DpeDnbWbWepb(0)NEnb(0)+NB2nb(0)+NB(5.2.19) 大注入时基区边界空穴浓度由基区杂质浓度NB变为pb(0)=NB+nb(0)，而发射区杂质浓度一般都很高，因而反注入载流子对NE的影响可以忽略。由此得 IpeIne=DpeDnbWbWeNBNE1+nb(0)NB21+2nb(0)NB=b1+nb(0)NB21+2nb(0)NB(5.2.20) 式中，b=DpeDnbWbWeNBNE为小注入条件下的发射效率项。可见，当工作电流较大时，注入的边界浓度nb(0)将使基区边界浓度明显增加，因而发射效率项随nb(0)NB的增加而增大，而由于基区电导调制效应存在，会导致晶体管发射效率随nb(0)NB增大而减小。 由于电流放大系数中的发射效率项IpeIne、复合项Irb+IsrIne都随注入电流而变化，因而电流放大系数必然随注入电流而变化。将式(5.2.16)和式(5.2.20)代入式(5.2.11)，得 1β0=b1+nb(0)NB21+2nb(0)NB+a1+nb(0)NB1+2nb(0)NB(5.2.21) 当大注入使nb(0)NB1时，式(5.2.21)可写为 1β0=12bnb(0)NB+12a(5.2.22) 可见，晶体管放大系数β0随nb(0)NB的变化关系由发射效率项和复合电流项共同决定。当nb(0)NB增加时，β0随发射效率项的增大(即晶体管的发射效率γ0的下降)而减小，随复合电流 图5.15β0随电流的变化关系 项的减小(即基区输运系数β*的增加)而上升。当注入电流增大到基区输运系数的增加和发射效率的下降相抵消时，β0达到最大值。再继续增大nb(0)NB时，复合电流项的影响减弱，而发射效率项的影响加强，所以β0将随注入的进一步增大而线性减小，如图5.15所示。 对于缓变基区晶体管，当大注入nb(0)NB1，由于基区杂质分布引起的自建电场可以忽略，以上分析对缓变基区晶体管同样适用。 5) 大注入对基区渡越时间的影响 由式(5.1.31)知，基区渡越时间为 τb=∫Wb0Aqnb(x)Inedx=QBIne(5.2.23) 假设基区宽度不随注入电流而变化，将小注入时的基区少子分布式(5.2.9)代入式(5.2.23)，得均匀基区晶体管小注入时基区渡越时间为 τb=W2b2Dnb(5.2.24) 随着注入的增加，大注入自建电场增强，漂移作用增大，因而渡越时间随注入的增加而减小，当注入电流增加到nb(0)NB1时，将大注入时的基区少子分布式(5.2.10)代入式(5.2.23)，得 τb=∫Wb0Aqnb(0)Ine121－xWbdx=W2b4Dnb(5.2.25) 由此可见，在大注入自建电场E的漂移作用下，均匀基区晶体管的渡越时间会减小到小注入时的一半，这是因为大注入自建电场的漂移作用相当于使载流子的扩散系数增加一倍所致。 5.2.3基区扩展效应对β0和fT的影响 在上面讨论集电极电流增大，β0随注入电流的增加而下降时，假设基区宽度不变。 但实际上在大电流条件下，晶体管特别是缓变基区晶体管的有效基区宽度随注入电流的增大而扩展，称为基区扩展效应或集电结空间电荷限制效应或Kirk效应。下面以N+PNN+外延平面晶体管为例，如图5.16所示，讨论大电流下晶体管电流放大系数和截止频率下降的物理原因。 图5.16强场下的基区纵向扩展模型 1. 大电流对集电结空间电荷区电场分布的影响 晶体管正常工作时，集电结反偏，集电结空间电荷区总电压降为 |VTC|=VD+|VCB|(5.2.26) 式中，VD为集电结接触电势差； VCB为集电极外加反偏电压。 为了简便，假设集电结为突变结，如图5.17(a)所示。在耗尽层近似下，集电结空间电荷区内电场分布如图5.17(b)所示。图中斜线部分面积(即电场分布曲线下面积)等于集电结上的电压降VTC。 图5.17集电结空间电荷区内的电荷与电场分布 (a) 电荷分布； (b) 电场分布 当晶体管集电极电流IC增大时，通过集电结空间电荷区的电子浓度也相应增大，这势必会影响集电结空间电荷区的电场分布。这是因为电子带负电荷，它与集电结空间电荷区基区一侧的电离受主同性，而与集电区一侧电离施主异性，因而使集电结空间电荷区的负空间电荷密度增加了nq(n代表可动电子密度)，正空间电荷密度减少了nq。如果结压降不变，靠基区一侧的负空间电荷区将缩小，靠集电区一侧的正空间电荷区将向衬底扩大，如图5.17(b)所示。集电极电流IC越大，即可动电子浓度n越大，负空间电荷区缩小越多，正空间电荷区向衬底扩大越多。集电结势垒区就会一直扩展到N+衬底，并向N+衬底收敛，从而使有效基区宽度增大。 基区扩展效应包括基区横向扩展和纵向扩展两种效应，基区宽度扩展的机理与集电结势垒区的电场强弱有关，通常认为两种同时起作用。 1) 基区纵向扩展 图5.18给出了VTC相同而IC不同时，集电结电场分布曲线。图5.18中c表示集电结电流IC大于b，而b又大于a。而电场分布曲线下的面积相等，均等于VTC。 图5.18VTC相同IC不同的集电结电场 分布随电流增大的变化 当集电极电流IC较小时，即可动电子浓度ncNc(集电区净杂质浓度)，则可动电子对集电结电场分布的影响不明显，如图5.18中a所示； 当集电极电流IC增大，可动电荷密度nC与NC相比不能忽略时，电场分布如图5.18中b所示； 当IC增大到nc≈Nc时，电离施主的正电荷恰好被电子所带的负电荷所抵消，此时集电区外延层内不能形成正空间电荷区，正空间电荷区将移动到衬底N+区靠外延层交界处薄层内(因为N+衬底的施主浓度远大于可动电子密度nC)。同时，基区一侧负空间电荷进一步缩小。这样，正、负空间电荷区位于集电区外延层的两端，集电区外延层内没有净空间电荷，电场分布均匀，如图5.18中c所示。 集电结外加反偏电压VCB为一定值且比较高时，其势垒区的电场强度较大，当E≥EC=104V/cm时，称为强电场，EC为速度饱和临界电场。在这样的强电场作用下，载流子将以饱和漂移速度经过势垒区，对于Si而言，其电子的饱和漂移速度为vsl≈107cm/s。 那么，强场下有效基区宽度是怎样扩展呢？为回答这一问题，假设图5.16中各区均匀掺杂，发射结和集电结皆为突变结。 若通过集电结的漂移电流密度为JC，则 JC=qncvsl(5.2.27) 式中，vsl为电子饱和漂移速度。由此可得 nC=JCqvsl(5.2.28) 如图5.19所示晶体管的集电结势垒区结构，如图5.19所示。其中，xmc表示集电结势垒区宽度，xmcb表示xmc在P型基区一边的宽度，xmcc表示xmc在N型集电区一边的宽度。 图5.19N+PNN+管集电结示意图 由PN结原理，势垒区两边的电荷总量相等而极性相反。当可动电荷qnc随JC线性增加到一定值时，nC和集电区杂质浓度NC相比不可忽略时，需计入电荷总量，故 xmcb(N－B+nC)qAC=xmcc(N+C－nC)qAC(5.2.29) 式中，AC为集电结面积。N－B、N+C分别为势垒区中受主及施主杂质离子浓度。为此，势垒区的电场分布也随电流密度JC变化，由泊松方程并代入式(5.2.28)，得 E(x)=qεsN+C－JCqvs1x+E(0)(5.2.30) 式中，E(0)为集电结冶金结结面所在处即x=0时的电场强度。由式(5.2.30)知，JC一定时，E(x)是x的线性函数。 当nC<NC时，随着JC的增大，nC会有所增加，这会导致负空间电荷区xmcb变窄，而正空间电荷区xmcc增宽。在外加偏压VCB一定时，其电场强度E(x)分布将发生图5.18所示由a到b的变化。由式(5.2.29)知，xmcc的增加量会大于xmcb的变窄量，最大电场强度Em(0)将降低。 当nC=NC时，JC为集电区临界电流密度，记为JC0，即 JC=qNCvs1=JC0(5.2.31) 因为N+C－nC=0，故整个集电区的净电荷密度为0，由dEdx=0，则其电场强度为常数，如图5.18所示的c曲线。这时正空间电荷区将移至N+衬底，负空间电荷区仍在xmcb内，只是其宽度随nC增大而变得更窄。集电区的电场强度为 E=VD+VCBWC(5.2.32) 式中，VD为集电结内建电势差； WC为集电区的宽度。 当nC>NC时，集电区的电荷极性变为净的负空间电荷，原负空间电荷区将移至集电区，衬底中正空间电荷区有所增宽，使集电结势垒区结面从集电结(PN)收缩到集电区与衬底交界的高低结(NN+结)，如图5.20所示。 图5.20强场情况下基区纵向扩展效应示意图 令集电结冶金结处电场强度E(0)=0时的电流密度为有效基区扩展效应的临界电流密度，以JCr表示。将式(5.2.30)作为被积函数在0~WC积分并代入有关条件，得 JCr=qvslNC+2εsqW2c(VD+VCB)(5.2.33) 一般情况下，Wc不会太小，NC也不会太低，故式(5.2.33)近似为 JCr≈qvslNC=JC0(5.2.34) 如果集电极电流更大，使JC大于JCr，则负空间电荷区将会向衬底界面收缩并变窄； 衬底内的正空间电荷区进一步增宽。负空间电荷区以外的集电区变为准中性区，可看成原中性基区的延伸，称为感应基区，如图5.16中的Wcid，使有效基区宽度明显增加。在感应基区为Wcid时，相当于集电区宽度WC变为(WC－Wcid)，将此值代入式(5.2.33)，得 JC=qvs1NC+2εs(VD+VCB)q(WC－Wcid)2(5.2.35) 联立式(5.2.23)及式(5.2.35)得，感应基区宽度为 Wcid=WC1－JCr－qvs1NCJC－qvs1NC1/2(5.2.36) 此时，有效基区宽度为 Wb=Wb0+Wcib(5.2.37) 显然，有效基区扩展效应使基区有效宽度明显增加，导致大电流下电流增益β0下降； 高频下，基区渡越时间τb增大，特征角频率ωT下降。因此，必须使晶体管的最大电流密度限制在临界电流密度以下。 实际上，大电流时，不但强场下存在有效基区扩展效应，弱场下同样会发生有效基区的扩展。如果集电结上的外加反偏电压VCB较低，使E<EC，这时集电极电流密度JCr=qμncnCE，只要nC=NC，就会出现基区扩展效应，其临界电流密度为 JCr=qμncNCVD+VCBWc(5.2.38) 这是因为集电区杂质浓度NC较低，随着电流的增大，集电区串联电阻rcs上的压降增大，因而不可忽略，在VCB不变的情况下，使集电结正偏，晶体管进入准饱和状态，如图5.21所示。 图5.21弱场情况下的基区纵向扩展效应示意图 N型集电区靠近势垒区附近一定范围内将积累大量非平衡空穴，为维持电中性，也会有等量电子积累，从而出现电导调制效应，使该区的电导大为增加。若忽略正偏集电结势垒区在集电区一侧微小的宽度，加之该区有大量的空穴，又是电中性的，故与N型集电区不同，可看成是基区的扩展，也称为感应基区Wcid。集电区余下的部分(WC－Wcid)则称为欧姆导电区，外加电压VCB主要降落在这一区上。设这时流过集电区电流密度为JC，根据式(5.2.38)，则弱场下的感应基区宽度为 Wcid=WC－qμncNCVD+VCBJC(5.2.39) 在弱场情况下，集电区电场相对较弱，载流子的平均漂移速度基本上与电场强度成正比，可以通过增大集电区的电场强度来增大载流子的平均漂移速度，使通过集电区的电流密度JC>Jcr，从而使JC不断增大。但是，随着JC的进一步增大，集电区内电场强度也随着进一步增大。而电场分布曲线下的面积总等于|VTC|。因此电场区便向衬底方向收缩而变窄，如图5.21所示。图中JC2>JC1>Jcr，相当于有效基区宽度Wb逐渐增大，因此，β0和ωT下降。JC比JCr大得越多，有效基区宽度扩展得也越大，β0和ωT下降得也越显著。这种基区扩展现象称为弱场下的基区纵向扩展效应。 2) 基区横向扩展效应 基区横向扩展效应的观点认为： 通过集电区的电流密度不能超过Jcr，而集电极电流IC的增加是靠扩大电流通道的有效面积来实现的。例如，假定集电结流过电流的面积等于发射结面积AE，通过集电极的临界电流ICr=JCrAE。由于集电区所能通过的电流密度有一定限制，所以在IC>ICr时注入基区的电子流必将沿基区横向(平行于结的方向)散开，以增大集电结电流通道的面积，图5.22给出了基区横向扩展效应。该图表明，基区横向扩展效应使得一部分电子通过基区的路程加长了，相当于有效基区厚度Wb增加了，因而导致β0和ωT快速下降。 图5.22基区横向扩展效应示意图 一般认为，基区的纵向扩展和横向扩展可以同时作用，共同导致β0和ωT下降。而且发生基区纵向扩展效应对应的临界集电极电流密度JCr主要取决于集电区杂质浓度及厚度，集电区杂质浓度越高、厚度越小，所对应的电流越大。 2. 基区扩展效应对晶体管β0和ωT的影响 晶体管电流放大系数可表示为 1β0=ρeWbρbLpe+W2b2L2nb(5.2.40) 无论是基区横向扩展还是纵向扩展，其最终结果都使基区加宽。式(5.2.40)表明，基区宽度Wb变大，电流放大系数显著下降。 另外，基区渡越时间为τb=W2b2Dnb，而特征角频率ωT为 ωT=β0ωβ≈1τb(5.2.41) 可见，基区宽度Wb变大，τb随之增加， ωT将下降。 综上所述，大电流下的基区扩展效应，将使晶体管的电流放大系数和特征角频率迅速下降。因此，必须防止基区扩展效应的出现，显然JCr是关键。所以一方面从设计角度尽可能使JCr足够大； 另一方面，在应用时要限制集电极电流密度，使其不能超过JCr。 5.2.4发射极电流集边效应 1. 发射极电流集边效应原理 晶体管在大电流工作时，发射结面上的电流密度分布不均匀，电流密度主要集中在发射结边缘部分，越靠中间电流密度越小，这种现象称为发射极电流集边效应，如图5.23所示。 图5.23发射极电流集边效应示意图 (a) 俯视图； (b) 剖视图 为什么会出现电流集边效应呢？其原因就在于基区电阻的自偏压效应。具体地说，基极电流沿基区横向流动，即基极电流横向流经很窄的基区才能到达发射结。由于基区存在固有的横向电阻，基极电流流经基区电阻时会产生电压降。小电流时，此压降可以忽略； 大电流时，此压降不能忽略。由于基极电流在发射区下面基区中流过的路程长短不一样，因此各部分的横向压降不一样。靠近发射结边缘，基区横向压降最小； 而靠近发射结中心时，基区横向压降最大。然而，外加在发射极与基极间的正向压降是相同的，由于基区横向压降的存在，使真正加在发射结的正向压降等于发射极与基极间外加电压减去上述的基区压降，而且各处不一样。在发射结边缘部分，发射结上的有效电压最大，根据IE=IE0eqVBE/kT，发射结边缘注入电流密度最大。反之，发射结的中心部分注入电流密度最小。发射结面积越大，基极电流从边缘到达发射结中心的路径越长，在基区电阻上产生的压降越大，造成边缘电流越大，因而发射结中心的电流越小。这种电流主要集中在发射结边缘的现象称发射结电流集边效应。这一效应主要是由基区电阻引起的，所以也称为基区电阻自偏压效应。 2. 发射结有效宽度 NPN平面晶体管基极电流流动方向，如图5.24所示。为了减小基区横向压降，防止发射极电流集中，应尽量缩小发射极宽度。一般规定，从发射结中心到边缘，基区横向压降变化kTq时的条宽称为发射极有效半宽度。2倍的有效半宽度称为发射极有效条宽，用2Seff表示，则有V(Seff)=kTq。晶体管的条形电极结构和坐标，如图5.25所示，坐标原点选在发射结中心，现分析影响Seff的因素。 图5.24基极电流流动示意图 图5.25晶体管条形结构 若要求发射条的有效宽度，关键是求出V(Seff)。为了简化计算，将基区电流密度视为x的线性函数，将发射结中心处基 图5.26基区电流密度分布的线性近似 极电流密度记为JB(0)。根据发射结有效条宽的意义，当x=Seff时，JB(Seff)=eJB(0)(这是因为电流密度下降到发射极边缘的1/e倍所对应的点与发射极边缘的间距为发射极的有效半宽度)。晶体管基区电流密度线性近似的直线方程为(基区电流密度分布的线性近似，如图5.26所示)。 JB(x)－JB(0)x=(e－1)JB(0)Seff(5.2.42) 得 JB(x)=(e－1)JB(0)Seffx+JB(0)(5.2.43) 在基区ldx截面内，基极电流增量为 dIB(x)=JB(x)ldx=(e－1)JB(0)Seffx+JB(0)ldx(5.2.44) 对式(5.2.44)积分，得基区中x处的基极电流为 IB(x)=∫x0(e－1)JB(0)Seffx+JB(0)ldx =(e－1)JB(0)l2Seffx2+JB(0)lx(5.2.45) 基极电流IB(x)在dx距离上所产生的横向压降为 dV(x)=IB(x)ρ-bdxWbl=IB(x)Rsbdxl(5.2.46) 式中，ρ-b为基区平均电阻率； Rsb为基区的薄层电阻，Rsb=ρ-b/Wb。 将式(5.2.45)代入式(5.2.46)，得 V(Seff)=kTq=∫Seff0dV(x)=(e－1)JB(0)Rsb6S2eff+12RsbJB(0)S2eff =(e+2)JB(0)Rsb6S2eff(5.2.47) 由此得 Seff=6e+21/2kT/qRsbJB(0)1/2(5.2.48) 低频时JB(0)=(1－α0)JE(0)，将式(5.2.48)写为 Seff=6e+21/2kT/qRsb(1－α0)JE(0)1/2(5.2.49) 将式(5.2.49)中的JE(0)用发射极边缘的峰值电流密度JEρ(0)=eJE(0)代替，并将β0=11－α0代入，得 Seff=6ee+21/2β0kT/qRsbJEρ1/2=1.86β0kT/qRsbJEρ1/2(5.2.50) 由此可见，发射极有效条宽2Seff随发射极电流密度的增加而减小，这说明电流越大，发射极电流集边效应越明显。 在晶体管的设计和实际制备中，最小条宽的选择往往受光刻和制版工艺水平限制。因此在选择条宽时，要尽量选用较小的条宽，使发射结面积得到充分利用，以防止电流集边，但条宽过小会增加工艺难度。对于微波功率晶体管条宽的选择以等于或略大于2Seff为宜； 对于一般高频晶体管的条宽都大于2Seff； 对于圆形发射极，由于电流集边效应，电极中心注入电流很小，因此也不能单纯通过增加圆面积来提高电流容量，采用环状结构，以增加周界长度来提高电流容量是最好的方法。 【例5.6】梳状结构硅NPN平面晶体管，Wb=2μm，ρb=0.1Ω·cm，使其在500MHz的工作频率下发射极电流密度能够达到2000A/cm2，那么发射极的有效条宽是多少？ 解： 根据6dB倍频关系，工作频率为500MHz时共射极电流放大系数为 β=fTf=900500=1.8 如果发射极电流密度峰值JEP=2000A/cm2，那么发射极的有效半条宽为 Seff=2.176×(kT/q)WbβρbJEP=2.176×0.026×2×10－4×1.80.1×2000=4.707×10－4cm 如果发射极电流密度平均值E=2000A/cm2，那么其峰值为 JEP=2.718JE(0)=2.7181.718E=2.7181.718×2000=3164A/cm2 此时发射极的有效半条宽为 Seff=2.176×(kT/q)WbβρbJEP=2.176×0.026×2×10－4×1.80.1×3164=3.74×10－4cm 3. 发射极有效长度 大电流时，需要考虑晶体管发射极有效长度的问题。发射极电流IE经过发射区上面的金属电极条(常称内电极)进入发射区，如图5.27所示。由于电极条有一定的电阻，电流会在电极条长方向引起压降，使发射极条的根部A处与顶部B处之间出现电势差，该电势差使发射极沿条长方向各处的有效结压降不同，引起注入电流密度分布不均匀性，靠近根部A处电流密度大，顶部B处电流密度小甚至接近于零。因此，发射极条不宜做得太长。 图5.27内电极及其对电流分布的影响 (a) 内电极； (b) 发射区电流不均匀 为了使整个发射结都能起作用，通常规定： 电极根部至顶部(端部)两处电势差等于kT/q时所对应的发射极条长度称为发射极条有效长度，记为leff。 在大功率晶体管中，发射极都由n根小发射极条并联而成，则每一根条上的电流为IE/n，若用RM表示小发射极条电阻，则 IEnRM≤kTq(5.2.51) 如果近似认为发射极电流沿条长方向线性分布，则用求基极电阻的方法求发射极金属电流条的等效电阻，得 RM=R□MlE3SM(5.2.52) 式中，SM为电极金属膜宽； lE为发射极条长度； R□M为金属膜的薄膜电阻。 若式(5.2.52)中，lE=leff，则 kTq=lEnR□Mleff3SM(5.2.53) 整理得 leff=3nSMkTlER□Mq(5.2.54) 对于常用的金属铝，它的条长由铝的电阻率及铝层厚度、宽度以及通过每一根发射条的电流决定。若铝膜厚度为1μm，则其薄层电阻R□M=2.8×102Ω/□。一般情况下，设计的发射条长度约为发射极宽度的10倍。 4. 发射极单位周长上的电流容量 由于电流集边效应，一个晶体管的电流容量不再与发射结面积成正比，而基本与发射结周界长度成正比。发射极总周界长由集电极最大工作电流确定，而发射极单位周长的电流容量是决定发射极总周长的主要根据。可见，改善大电流特性的措施主要是提高发射极单位周长电流容量和采用最佳图形设计，以增加发射极的有效周长。 由于电流集边效应使发射极边上的电流密度大于发射结上的平均电流密度，因此由大注入产生的基区扩展效应将首先在边界发生，为了防止基区扩展效应，必须合理选择发射条周界上的电流容量。可以证明，发射极单位周长上的电流容量Ie0可以由Seff和最大电流密度确定，即 Ie0=JEPSeff=1.86×JEPβkT/qRsb1/2(5.2.55) 为了防止大电流效应使晶体管特性恶化，式(5.2.55)中JEP仍然为晶体管的最大限制电流密度。在晶体管设计中，经常采用经验数据： 对用于线性放大的晶体管，Ie0<0.05mA/μm； 用于一般放大的晶体管，Ie0=0.05~0.15mA/μm； 对于开关晶体管，Ie0<0.4mA/μm，且Ie0随ω增加而减小。 【例5.7】晶体管的几何结构，如图5.28所示。 图5.28晶体管的几何结构 基区杂质浓度NB=1016cm-3，中性基区宽度Wb=0.80μm，发射区宽度S=10μm，发射区长度L=10μm，空穴迁移率μp=400cm2/(V·s)。(1)试确定x∈［0,S/2］区间内的基区电阻； (2)若基区电流均匀分布，且IB=10μA最大，试确定x∈［0,S/2］内的电势差； (3)利用(2)的结果，确定x=0,S/2处的发射极电流之比。 解： (1) 基区电阻为 R=ρlA=1qμpNBS/2WbL=11.6×10－19×400×10165×10－40.8×10－4×10×10－4=9.77kΩ (2) 电势差为 ΔV=IB2R=5×10－6×9.77×103=48.5mV (3) x=0,S/2处的发射极电流之比为 IB(x=0)IB(x=S/2)=expΔVVT=exp0.048850.0259=6.59 该例表明，由于发射区边缘x=0的BE结电压比发射区中心x=S/2的大，所以发射区边缘的电流大于发射区中心的电流。 5. 提高与改善集电极最大工作电流特性 提高与改善集电极最大工作电流特性，其目的是使β0或ωT开始下降时所对应的电流更大，这在实际中十分重要。 对于图形确定的晶体管，提高ICM的主要途径是提高发射极单位周长电容量。但受击穿电压的限制，集电区电阻率不能太低，其厚度也不能太薄； β0或ωT由于受成品率的限制也不能过大； 由于有发射结扩散及发射结击穿电压，内基区方块电阻也不能做得很小，因此提高最大工作电流特性也有一定的限制。总之，改善大电流特性可归纳为： ①提高发射极单位周长电流容量； ②从图形设计上，尽能增加发射板有效长度。 对于外延平面管来说，可以采取的途径有： ①外延层电阻率低一些，外延厚度薄一些； ②β0和ωT尽量大一些； ③在允许的情况下，适当提高集电结偏压及降低内基区方块电阻。 5.2.5晶体管最大耗散功率与热阻 晶体管除了受到电学特性的限制，还要受到热学特性的限制，最大耗散功率是晶体管的主要热限制参数。 1. 集电结最大耗散功率PCM 当晶体管工作时，电流通过发射结、集电结和体串联电阻都会产生功率耗散，因此总耗散功率为 PC=IEVEB+ICVCB+ICrC(5.2.56) 在正常工作状态下，发射结正偏电压VEB远小于集电极反偏电压VCB，发射结结电阻(数十欧到数百欧)亦远小于集电结电阻(高达106Ω以上)，因此，晶体管的功率主要是集电结上的耗散。显然，集电结耗散功率PC在数值上应约等于集电极直流电压和集电极直流电流的乘积，即式(5.2.56)可写为 PC≈ICVCE(5.2.57) 耗散功率转换成热量后，集电结成为晶体管的发热中心。如果集电极电流过大，则会因结温过高而使晶体管参数恶化甚至被烧毁。集电结最大耗散功率PCM是晶体管参数的变化不超过规定时的最大集电结耗散功率。换言之，在此耗散功率下晶体管仍能正常而又安全的工作。 图5.29是集电极电压和电流的输出特性曲线，其中虚线是最大集电极耗散功率曲线，根据该曲线，可得： (1) 安全区： P<PCM。 (2) 临界线： P=PCM。 (3) 非安全区： P>PCM。在这个区域，晶体管不一定立即损坏，但寿命会缩短。一般手册上参数表中给出的PCM值，通常是指在环境温度Ta=25℃时的集电极最大允许耗散功率。当周围环境温度升高时，PCM值要相应降低，这是因为晶体管的最高结温TjM是一定的。 图5.29集电极电压和电流的输出特性曲线 【例5.8】N+PNN+硅晶体管B=1017cm－3，C=5×1014cm－3，外延层厚度Wepi=15μm，xje=3μm，xjc=5μm，Dnb=13cm2/s，VCB=24V，试求该晶体管的最大集电极电流密度。 解： 势垒区电场强度可以近似估算为 E=VCBWc=VCBWepi－xjc=2415－5=2.4V/μm 显然，E>EC=104V/cm，属于强场。所以基区扩展效应限制的电流密度为 JCM=Jcr≈qvslNc=1.6×10－19×107×5×1014=800A/cm2 利用Wb=xjc－xje=5－3μm=2μm，得电导调制效应限制的最大电流密度为 JEM=1.5qDnbBWb=1.5×1.6×10－19×13×10172×10－4=1560A/cm2 比较上述结果，取较小者得到该晶体管的最大集电极电流密度为800A/cm2。 2. 晶体管最高结温TjM 耗散功率转换成热量，将使集电结温度升高。当结温Tj高于环境温度Ta时，热量就靠温差由管芯通过管壳向外散发，散发出来的热量随温差(Tj-Ta)的增大而增加。当结温上升到耗散功率能全部变成耗散的热量时，结温不再上升，晶体管处于热动态平衡状态。在散发条件一定的情况下，耗散功率PC越大，结温越高。当结温升高到基区的本征载流子浓度接近其杂质浓度时，PN结的单向导电性被破坏，晶体管失去作用。因此，最高结温TjM是由基区转变为本征载流子导电的温度限定。对于硅管，最高结温TjM=175~200℃，对于锗管，最高结温TjM=85~100℃。从器件可靠性方面考虑，结温升高，沾污离子的活动性加大，器件参数的稳定性变差，甚至可能出现焊料软化或合金熔化，管壳密封性变差等。由此引起晶体管内部出现缓慢的不可逆变化，器件性能恶化，失效率增大。例如，硅器件在140℃下的故障率为在20℃时的7.5倍； 锗器件则还要高。同时，结温升高，反向饱和电流ICBO增大，集电极电流IC增加，IC的增加又引起PC增大，结温进一步升高，形成恶性循环。若晶体管散热条件欠佳，上述热循环将造成晶体管热击穿，并最终将晶体管烧毁。总之，耗散功率PC的提高要受到结温的限制。 3. 晶体管的热阻RT 衡量一个晶体管集电结耗散功率PCM大小的另一个参数是热阻RT。 晶体管工作时，集电结产生的热量要散发到周围空间中，集电结与周围环境(设环境温度为Ta)有一定温差，集电结处产生的热量是通过硅片、管壳、散热片等散发到周围的空气中，也就是说热量要散发出去，也会遇到一种阻力，这种阻力叫热阻。热阻越小，热量越容易散发到周围空间中，因而晶体管的热阻RT是表征晶体管工作时产生的热量向外散发的能力，即晶体管散热能力的大小。根据热传导的基本原理，当管芯上每秒钟因消耗功率而产生的热量与散发出去的热量相等时，管芯的温度达到稳定值，即 PC=K(Tj-Ta)(5.2.58) 式中，PC为消耗在晶体管上的功率； Tj为管芯的结温； Ta为环境温度； K为热导，表示温度每升高1℃所耗散的功率，K的大小由晶体管管壳的散热能力决定，K的单位为mW/℃。显然RT是式(5.2.58)中热导K的导数，即 RT=1K(5.2.59) 或 PC=Tj-TaRT(5.2.60) PCM=TjM-TaRT(5.2.61) 或 RT=TjM-TaPCM(5.2.62) 所以，热阻RT也可以理解为单位耗散功率所引起的结温升高值，它的单位是℃/W或℃/mW。 以上分析可见，提高PCM要从减小RT和提高TjM着手。一般硅平面晶体管的TjM规定在175~200℃，所以减小热阻RT是提高PCM的主要措施。 【例5.9】硅晶体管集电区总厚度为34μm，面积为2×10－4cm2，当工作电压为VCB=10V，集电极电流IC=200mA时，求其管壳与集电结的温度之差(设硅的热导率κ=0.85W/(cm·℃))。 解： 晶体管的功耗主要发生在集电结上，其大小为 PC=IC·VCB=2×10－3×10=2W 设热流经过的厚度就是集电区的总厚度Wm，PN结的结温为Tj，环境温度即管壳温度为Ta，散热面积为AC=2×10－4cm2，那么管壳与集电结的温度之差为 Tj－Ta=WmPCκcAC=34×10－4×20.85×2×10－4=40℃ 5.2.6晶体管的二次击穿与安全工作区 大量实践表明，许多晶体管即使工作在最大耗散功率范围内，也有可能被烧毁，这种现象多数是由于二次击穿引起的，因此晶体管的二次击穿是造成功率晶体管或高频大功率晶体管突然烧毁或早期失效的重要原因。二次击穿已成为影响功率晶体管安全使用和可靠性的一个重要因素，也是晶体管制造者和使用者十分关注的问题。本节将简要介绍二次击穿现象、产生原因及防止措施，并讨论晶体管的安全工作区。 1. 晶体管二次击穿现象 晶体管的二次击穿特性曲线如图5.30所示。当集电极反向偏压增大到某一数值后，集电极电流急剧增加，出现击穿现象，首先出现的击穿现象称为一次击穿。第一次击穿后，集电极反偏电压进一步增大，IC增大到某一临界值(图5.30中A点对应的IC)时，晶体管上的压降突然降低，电流继续增大，这种就是二次击穿现象。此时，器件由高压小电流状态突然跃入低压大电流状态。整个二次击穿过程发生在毫秒、微秒甚至更短的时间内，如果没有保护电路，晶体管将被烧毁。 图5.30二次击穿现象特征曲线 晶体管在各种偏置状态下，都有可能发生二次击穿，如图5.31所示。图中3条曲线分别表示晶体管发射结为正偏(IB>0)、零偏(IB=0)和反偏(IB<0)时的二次击穿特性曲线，以F、O和R标示，以I(F)、I(O)、I(R)分别表示上述3种典型情况下开始发生二次击穿的临界电流值。IB不同，开始发生二次击穿所对应的临界电流和电压不同，将不同IB下出现二次击穿所对应的电流和电压坐标点连接起来构成的曲线，称为二次击穿功耗线，如图5.32所示。 图5.313种工作状态下的二次击穿特性曲线 图5.32二次击穿功耗线 2. 晶体管二次击穿产生机理及其改善措施 目前关于引起二次击穿原因的解释，主要有以下两种。 1) 电流集中二次击穿 该理论认为二次击穿是由于晶体管内部出现电流局部集中(一般认为大电流下发射极电流的高度集边、材料或扩散等工艺造成的不均匀性)引起，电流集中处形成过热点，会导致该处热电击穿或热击穿。因为电流集中处温度升高而且不易散出，形成过热点，而温度过热又使该处电流进一步增加，电流进一步增加又使过热点温度升高，这种恶性循环使过热点温度高达让半导体材料的本征激发载流子浓度超过晶体管的掺杂最低区域的杂质浓度时，PN结的整流特性被破坏，晶体管C、E间的压降急剧下降，而电流急剧上升，发生了二次击穿。 一般来说，在正偏(IB>0)时，电流集中二次击穿是最主要的，功率高的晶体管，由于管芯面积大，不均匀性更严重，电流集中二次击穿也更加容易发生。为了改善或防止电流集中二次击穿，也可采取以下措施： (1) 减小内基区电阻(发射结下面的基区电阻)，减弱电流集边效应，使发射极电流分布均匀。 (2) 尽量减小材料缺陷，提高材料质量和工艺水平，以减小电流的不均匀性。 (3) 采用镇流电阻(在各个小晶体管的发射极串联一个小电阻)，减小电流的局部集中。 采用发射极镇流电阻是解决正偏二次击穿的一个有效方法。对于一个功率晶体管，每一条发射极可以看成一个单元器件，整个晶体管可看作若干个小晶体管的并联。在每一个单元器件的发射极上串联一个小电阻，称镇流电阻，如图5.33所示的RE3、RE2、…、REn。如果由于热不稳定，使某一点电流集中，则这一点所在的单元器件的电流迅速增大，串联在该单元器件上的电阻REn上的压降将迅速增大，这就会使单元器件的发射结电压自动降低，从而使通过该单元器件的电流自动减小，消除了电流进一步增加，防止了二次击穿的发生。 由于镇流电阻起电流负反馈作用，能使电流分布均匀，减小电流局部集中，有效防止了二次击穿，但对晶体管功率增益等参数会带来不利影响，因此必须适当控制发射极镇流电阻的阻值： 一方面，由于晶体管芯片中心散热比边缘差，同样的电流下，中心温度较高，要使温度均匀，则中心处小晶体管的电流要小，所以镇流电阻应设计成中心位置大、而边缘小的阶梯状布置； 另一方面，镇流电阻不能太大，否则会增加功率消耗。常用的镇流电阻有多晶硅、金属薄膜或扩散电阻。 图5.33多发射极条管芯等效电路与镇流电阻 2) 雪崩注入二次击穿 晶体管的外延层厚度对二次击穿有显著影响，通常称与外延层厚度有关的二次击穿为雪崩注入二次击穿，而且在IB≤0时是主要击穿。现以N+PN－N+晶体管为例，简要分析IB=0(基极开路)时雪崩注入二次击穿的机理。 当集电极(CB结)反偏电压较小时，集电结空间电荷区xmc较小，电场分布如图5.34中A所示，最大场强在集电结交界面x=0处。集电结反偏电压增大，xmc随之增大。x=0处的电场也增强。若外延层比较薄，xmc增大会引发外延层穿通。当VCE=BVCEO时，第一次雪崩击穿发生在x=0处，雪崩倍增产生的电子将通过N－到N+区，从而使N区的有效正空间电荷减少； 而倍增效应所产生的空穴将穿过基区进入发射区，从而引起发射区向基区更大的注入，使IE增加，IC进一步增大。当然，穿过基区的空穴中有一部分与发射区注入来的电子复合，此时的电场分布如图5.34中的B所示。 图5.34基极开路时集电区电场分布 图5.34中，EC表示雪崩倍增的临界电场强度。可见，第一次雪崩击穿最大场强略高于EC。其原因是只要倍增因子M略大于1IC=MICBO1－αM，IC就趋向于无穷。当第一次击穿后， 集电结反偏电压继续上升，集电结电流密度继续增大，当集电结电流密度增大到临界电流JC0=qvncNC时，n=NC。倍增产生的可动电子的负电荷密度等于N+型集电区固定正空间电荷密度，此时集电区内净空间电荷为零，电场均匀分布，如图5.34中的C线所示。若集电结反偏电压再进一步增加，更加强烈的倍增效应会使JC>JC0，即n>NC，N－区变为负空间电荷区，而由N+区边界处的电离杂质全部提供正空间电荷。同时，最大电场由PN结 处移到N－N+结附近，即移到x=WC处，雪崩区也随之移到N－N+结，其电场分布如图5.34中的D线所示。在N－N+结处新的雪崩区产生的电子直接由集电极收集，空穴则经过N区时中和部分负电荷，使负空间电荷区的净电荷密度下降，而空间电荷区的宽度不会收缩，因而电场分布斜线随负空间电荷密度的减小而下降，电场分布由D很快过渡到D′线，D′线所包围的面积比D线包围的面积有所减小，意味着VCE下降，但电流仍在继续上升，故而呈现负阻现象，此时晶体管进入低压大电流的二次击穿状态。上述各阶段的ICVCE特性如图5.35所示。 图5.35基极开路时ICVCE特性曲线示意图 这种二次击穿的特点是最大电场从PN结移到N－N+结，N－N+结的雪崩区向集电结非雪崩区注入空穴引起的，所以称为雪崩注入二次击穿。 由此可见，改善或者消除雪崩注入二次击穿的主要措施是增加外延层厚度，以提高发生二次击穿的电压。但仅靠增大外延层厚度，会使集电极串联电阻增大，从而增大损耗。为此，可采用多层复合的集电区结构。例如，集电区从N－N+结构变为N-NN+结构。 3. 晶体管的安全工作区 不使晶体管损坏和老化，而工作可靠性又较高的区域称为安全工作区。 晶体管的安全工作区通常是指电流极限线IC=ICM，电压极限线VCE=BVCEO，最大耗散功率线ICVCE=PCM所限定的区域。但二次击穿的存在，晶体管在上述区域内工作不一定安全可靠，仍有可能被烧毁。考虑到二次击穿对安全工作区的限制，真正的安全工作区应该是由最大耗散功率线、电流集中二次击穿临界线、雪崩注入二次击穿临界线三者中最低者与电流极限线和电压极限线所限定的区域，如图5.36中画有斜线的区域。显然，二次击穿临界线与晶体管使用的条件有关，因此安全工作区与使用条件有关。 图5.36晶体管安全工作区示意图 从晶体管设计制造的角度讲，应力图做到安全工作区由最大集电极电流、最大集电极电压和最大耗散功率所限定。要扩大安全工作区，首先改善二次击穿特性，将二次击穿临界线移到PCM线之外。 另外，二次击穿与电路有关，例如电感性负载、大电流开关最易因二次击穿而损坏晶体管。因此从电路角度还有一个正确使用大功率晶体管的问题。 5.3双极型晶体管的开关原理 5.3.1晶体管开关作用 在晶体管开关电路中，共基极、共射极、共集电极3种接法都可采用，但共射极连接是最通用的。图5.37(a)是晶体管共射极开关电路； 图5.37(b)是晶体管开关输入输出波形； 图5.37(c)是晶体管共射极输出特性曲线。 图5.37共射极晶体管开关电路及其输出特性曲线 (a) 晶体管共射极开关电路； (b) 晶体管开关输入输出波形； (c) 晶体管共射极输出特性曲线 设RL为开关电路的负载，VCC为输出回路电压，VBB为输入回路电压，VI为输入脉冲信号，VOUT为输出脉冲信号。 1. 从开关电路分析晶体管开关作用 当输入正脉冲VIVBB时，发射结正偏，基极有一个很大的注入电流，从而集电极有一个很大的集电极电流。这时，VCC几乎降落在RL上，而晶体管C、E之间的压降很小，可视为短路，称晶体管处于导通状态或开态。当输入负脉冲或零电平时，发射结反偏或零偏，基极没有注入电流，从而集电极电流很小，仅等于集电极反向饱和电流，这时晶体管C、E之间的阻抗很低大，VCE≈VCC，RL上压降很小，此时称晶体管处于截止状态或关态。由此可见，用基极输入脉冲信号控制集电极回路的通或断，可实现晶体管的开关作用。 如果在基极加一连串的脉冲信号，晶体管就会在开和关两种状态下交替工作，则输出端也出现一连串的脉冲电压，图5.37(b)所示。输出波形与输入波形的相位相差180°。当输入电压为0时，输出电压为高电平； 当输入电压为高电平时，输出电压为零电平，电压波形形成一倒相。这种电路被称为倒相器。 2. 从晶体管的输出特性曲线分析晶体管开关作用 图5.37(c) MN为负载线。当基极回路中的正脉冲信号到来时，基极有注入电流IB，则集电极电流IC=βIB。电流IB增大，晶体管工作点沿负载线上移； 电流IB足够大，则IC=ICS(集电极饱和电流)，这时工作点落到M点，它在饱和区，晶体管上的压降很小，处于开态。当基极的负脉冲信号到来时，IB≤0，这时流过集电极电流很小，管压降几乎等于VCC，晶体管工作点沿负载线下移，落在截止区N点，管处于关态。因此，晶体管的开关过程就是从特性曲线上M点沿负载线移动到N点，或从N点沿负载线移动到M点的往返过程。 一个良好的晶体管，处于导通状态时，饱和压降VCES越小越好，而处于截止状态时，反向漏电流越小越好。另外，开关时间越短越好。 5.3.2晶体管开关工作区域 1. 截止区 当输入回路中没有信号输入，即VI=0,由于VBB、VCC的作用，晶体管发射结与集电结均处于反偏，即VBE<0，VBC<0，晶体管处于截止状态，晶体管工作在图5.37(c)所示输出特性曲线IB=0以下的截止区。故输入输出回路中只有很小的反向饱和电流，输入基极电流和集电极输出电流分别为 IB=ICBO+IEBO(5.3.1a) IC=ICBO(5.3.1b) 式中，ICBO、IEBO分别为流过集电结和发射结的反向漏电流，如图5.38所示。图5.39给出了晶体管处于截止状态时，其内部少子的分布。曲线1和2分别表示发射结为零偏和反偏情况。 图5.38晶体管截止状态电流传输情况示意图 图5.39截止状态时内部少子的分布 2. 放大区 当晶体管的输入端加上一正脉冲VI>0，其发射结、集电结上的偏压分别为VBE>0，VBC<0，这时输入基极电流为 IB=VI－VBB－VBERB(5.3.2) 若VI使晶体管工作在线性放大区，有IC=β0IB。即晶体管工作在图5.37(c)所示输出特性曲线的MN段，Q为静态工作点，位于MN段的中点，即处于放大工作状态。 3. 饱和区 当RB、VI等选取使IB=IBS(临界饱和基极电流)时，集电极输出电流为集电极饱和电流，即 ICS=VCCRL(5.3.3) 令 IBS=ICSβ0=VCCβ0RL(5.3.4) 以上说明，由于晶体管本身放大能力及外电路负载的限制，集电极最大电流只能趋近ICS，相应的临界饱和基极电流IBS提供的空穴恰能补充基区和发射区的非平衡载流子复合所需要的空穴电荷，即形成基区复合电流Irb和通过发射结注入的空穴电流Ipe，满足ICS=β0IBS，晶体管处于临界饱和状态。这时，发射结正偏、集电结零偏，即VBE>0，VBC=0，晶体管内非平衡少子浓度分布，如图5.40(a)所示。 图5.40晶体管中电荷分布 (a) 临界饱和态电荷分布； (b) 饱和态超量存储分布 当IB>IBS时，有 IB>VCCβ0RL(5.3.5) 这时，晶体管处于过驱动状态。过驱动基极电流IBX为 IBX=IB－IBS(5.3.6) IBX使晶体管内部产生大量的非平衡载流子，但IC=ICS时不能再增加，故这些载流子在晶体管内堆积。当它们填充到发射结、集电结空间电荷区时，就会使其宽度变窄，使发射结上的正偏电压进一步升高、使集电结由零偏压转变为正偏压，结果发射结和集电结都会具有正向注入作用，于是，就会在基区和集电区分别产生超量储存电荷QBS和QCS，如图5.40(b)所示，这时晶体管处于饱和状态。为表示晶体管的饱和的程度，饱和深度或过驱动因子定义为 S=IBIBS=IBVCC/β0RL(5.3.7) 显然，S越大，饱和越深，产生的超量储存电荷越多。 由上述分析可知，当信号使晶体管在开和关两种状态之间转换时，就能起到电子开关的作用。如果晶体管工作在截止和饱和两种状态切换，则称晶体管为饱和型开关。当晶体管工作在截止和放大两种状态间切换，常称非饱和型开关。与饱和型开关相比，非饱和型开关时间短，但抗干扰能力较差。 【例5.10】一个β0=50的晶体管工作在VCC=5V、RL=1kΩ的共射极电路中，当基极电流IB=50μA时，(1)该晶体管是否进入饱和态？(2)若负载RL改为5kΩ又将如何? 解： (1) 晶体管的饱和电流为 ICS=VCCRL=51000=5mA 晶体管的饱和基极电流为 IBS=ICS/β0=5×10－3/50=10－4A=100μA 显然，当IB=50μA时，IB<IBS，所以晶体管未进入饱和态。 (2) 若RL=5kΩ，则 IBS=VCCRLβ0=55×1000×50=2×10－5A=20μA 故有IB>IBS，所以晶体管已经进入饱和态。 5.3.3晶体管开关波形与开关时间 1. 理想晶体管开关波形 由前述分析知，晶体管在电路中可以视为一个倒相器。当基极电路没有输入信号时，基极回路电压VBB使发射结反偏，晶体管截止； 某时刻t0，输入一正脉冲电压VI，使之导通，作为一理想开关，就应在输出端立即产生一个相位相反且被放大的输出电压V0，如图5.37(b)所示的输入输出波形。 2. 实际晶体管开关波形和开关时间 实际的输出波形总会延迟于输入波形，如图5.41所示。由图可见，晶体管开关有一个时间上的延迟，输出滞后于输入。也就是说，晶体管的开关转换是需要时间的。 图5.41晶体管开关的实际波形 (a) 输入电压波形； (b) 基极电流波形； (c) 集电极电流波形； (d) 输出电压波形 各阶段所需时间定义如下： (1) 延迟时间td。从t0时刻脉冲信号加入后到t1时刻集电极电流达到0.1ICS为止所需的时间为延迟时间，即td=t1－t0。 (2) 上升时间tr。集电极电流从IC=0.1ICS增加到t2时刻IC=0.9ICS为止所需的时间为上升时间，即tr=t2－t1。 (3) 储存时间ts。当t3时刻基极脉冲信号去掉(变为低电平或负脉冲开始)，到集电极电流下降到0.9ICS为止所需的时间为储存时间，即ts=t4－t3。 (4) 下降时间tf。集电极电流从0.9ICS下降到0.1ICS为止所需的时间为下降时间，即tf=t5－t4。 需要说明的是： 这里的上升和下降都是对集电极电流增大和减小来说的，对输出电压刚好相反。例如，集电极电流从0.1ICS上升到0.9ICS时，输出电压则从VCC减小到VCES。 将延迟时间、上升时间、储存时间及下降时间总称为开关时间。通常把td+tr=ton称为开启时间，把ts+tf=toff称为关闭时间。 由于开关时间的存在使晶体管的开关开闭速度受到了限制，因此，需要缩短开关时间。这就需要分析影响开关时间的因素。 5.3.4晶体管开关过程 将上述开关过程分为延迟、上升、储存及下降4个子过程，以进一步分析每一子过程所产生的物理现象和导致这一过程的原因。 1. 延迟过程 从t0时刻脉冲信号加入后到t1时刻集电极电流达到0.1ICS的过程称为延迟过程。由于脉冲信号加入以前，发射结、集电结均反偏，相应的势垒区宽度较宽； 加入幅值为VI的正脉冲后，立即产生过驱动基极电流IB1，如图5.41(a)、(b)所示，由式(5.3.2)可求IB1的值，但开始时没有形成集电极电流IC。这是因为加入的正脉冲首先使发射结由负偏压变为零乃至正偏，一般将集电极电流IC=0.1ICS时发射结偏压称为正向导通电压Vjo，或称微导通电压。对于硅PN结，Vjo约为0.5V。同时集电结上的负偏压也相应从－(VCC+VBB)降低为－(VCC－Vjo)。这就是说，发射结和集电结势垒区都相应变窄，相当于要给发射结势垒区电容CTE和集电结势垒区电容CTC充电； 基极电流提供的空穴用以中和发射结和集电结势垒区基区一边的负空间电荷，而正的空间电荷将由相应的电子流去填充。伴随着这一过程的进行，基区的少子浓度也会由低于平衡值逐渐增加到与0.1ICS相适应的nb(t1)，如图5.42(a)、(b)所示。基极电流提供的空穴使基区的多子达到相应的累积，以维持电中性，这相当于给扩散电容CDE充电。 2. 上升过程 集电极电流从IC=0.1ICS增加到t2时刻IC=0.9ICS的过程为上升过程。在这一过程中，基极电流IB1大于IBS，给发射结势垒电容CTE继续充电，使其正偏电压继续升高，从Vjo上升到通常的导通电压0.7V左右。同时，集电结电压由－(VCC－Vj0)上升至接近零偏压，即继续给CTC充电。基区积累的电子浓度则由nb(t1)增加到nb(t2)，即继续给扩散电容CDE放电，如图5.42(c)所示。此外，基区复合电流也会增加。 上升过程后，大于IBS的基极电流还将对CTE、CTC、CDE继续充电，不但发射结正偏电压有所提高，集电结也将由负偏转为零偏，进而达到0.5V左右的正偏电压，集电区通过正偏集电结就会向基区注入电子，而基区向集电区注入空穴，这使得基区、集电区产生超量储存电荷QBS及QCS，如图5.40(b)所示。直到晶体管进入稳定的饱和状态，集电极电流达到ICS。 3. 储存过程 当t3时刻基极脉冲信号去掉(变为低电平或负脉冲开始)，到集电极电流下降为0.9ICS的过程称为储存过程。这一过程中，当t3时刻基极脉冲信号去掉，首先就必须使超量储存电荷QBS及QCS从基区和集电区消失，使集电极电流下降到0.9ICS，如图5.42(d)所示。当Vb(t)突然去掉，超量储存电荷并不会立即消失，ICS也不会立即变小。这时，基极电流将成为反向抽取电流IB2，其方向与IB1相反，且 IB2=VBB+VBERB(5.3.8) 超量储存电荷消失的主要途径： ①IB2用于泻放基区、集电区超量储存的空穴，相应的超量储存电子则从集电极流出； ②基区及集电区非平衡少子的复合也会加速超量储存电荷的消失。 图5.42开关过程中基区少子的变化 (a) t0前晶体管截止； (b) 延迟过程； (c) 上升过程； (d) 储存过程； (e) 下降过程 在超量储存电荷泻放过程中，基区电荷密度梯度不变，集电极电流仍维持饱和值ICS≈VCC/RL。这意味着发射结注入电子减少，发射结注入电流由IE=ICS+IB1变为IE=ICS－IB2。随着载流子不断被抽出和复合，QBS及QCS逐渐消失后，发射结正偏就会降低，集电结偏压也会由正偏转为零偏，进一步变为负偏，相当于势垒电容CTE和CTC放电。这时，晶体管脱离饱和状态，进入放大状态，到t4时刻集电极电流从ICS下降到0.9ICS。 4. 下降过程 下降过程相当于上升过程的逆过程。晶体管进入放大态后，基区积累电荷已大为减少，故IB2很快衰减，如图5.41(b)所示； 基区少子浓度从t4时刻的nb(t4)很快下降到t5时刻的nb(t5)，如图5.42(e)所示。基区积累电荷减少，浓度梯度下降，使IC从0.9ICS减小到0.1ICS，相当于CDE放电过程。同时，集电结反偏电压升高、势垒区增宽，相当于势垒电容CTC放电过程。发射结正偏电压减小，由0.7V减小到微导通电压Vjo，势垒区增宽，相当于势垒电容CTE放电过程。尽管下降过程中，基极电流IB2减小很快，但仍从基极流出，进一步抽出空穴，电子仍从集电极流出； 同时，基区电子和空穴的复合，也加速了放电进程。下降过程后，VBB使晶体管的发射结又处于反偏，集电结反偏电压恢复为(VCC+VBB)； 晶体管由放大区进入截止区，从而使晶体管完成了从截止到导通再到截止的开关过程。 5.4晶体管模型及其等效电路 5.4.1晶体管EbersMoll模型及其等效电路 1. EbersMoll模型 EbersMoll模型常简称EM模型，是双极晶体管的经典模型之一，由J.J.Ebers和J.L.Moll于1954年在分析晶体管大信号工作时提出，广泛应用于分析结型器件和集成电路的器件。在分析中，将晶体管视为由单独发射结二极管和单独集电结二极管组成的，将晶体管的电流视为一个正向晶体管和一个倒向晶体管叠加后各自所具有的电流并联而成。在共基连接的状态下，当晶体管发射结正偏VBE>0，集电结零偏VBC=0，称为正向晶体管； 同理，当集电结正偏VBC>0，发射结零偏VBE=0，则称为倒向晶体管。设端电流流进晶体管为电流的正向，那么，由式(4.2.45)不难得出正向晶体管和倒向晶体管端电流的表示式。正向晶体管和倒向晶体管各物理量对照如表5.1所示。 表5.1正向晶体管和倒向晶体管各物理量间关系 正向晶体管 倒向晶体管 参数 表达式 参数 表达式 共基极电流放大系数αF αF=ICFIEF 共基极电流放大系数αR αR=ICRIER 发射极电流IEF IEF=IES(eqVBE/kT－1)=IF 发射极电流IER IER=IES(eqVBC/kT－1)=IR 集电极电流ICF ICF=αFIEF =αFIES(eqVBE/kT－1) 集电极电流ICR ICR=αRIER =αRICS(eqVBC/kT－1) 续表 正向晶体管 倒向晶体管 参数 表达式 参数 表达式 集电极短路时发射极反向饱和电流IES IES=AqDnbnb0Wb+qDpepe0Lpe 发射极短路时集电结的反向饱和电流ICS ICS=AqDnbnb0Wb+qDpcpc0Lpc 将双极型晶体管看成正向晶体管和倒向晶体管的叠加，且正向与倒向晶体管均为NPN管，如图5.43 (a)所示，则其端电流均以流入为正方向，这时 IE=－IEF+ICR=－IF+αRIR(5.4.1a) IC=ICF－IER=αFIEF－IER(5.4.1b) 将表5.1中的IEF和IER代入式(5.4.1)，得 IE=－IES(eqVBE/kT－1)+αRICS(eqVBC/kT－1)(5.4.2a) IC=αFIES(eqVBE/kT－1)－ICS(eqVBC/kT－1)(5.4.2b) 上述方程对应的等效电路如图5.43(b)所示。 如果考虑NPN管电流的实际方向，则式(5.4.3)中各项符号相反，即发射极电流实际是从管中流出，应为IE=IES(eqVBE/kT－1)－αRICS(eqVBC/kT－1)。与式(4.2.25)比较，得 αFIES=αRICS=AqDnbnb0Wb(5.4.3) 在实际器件中，一般都有αF>αR，故有ICS>IES。 图5.43EM模型及其等效电路 (a) 正向晶体管和倒向晶体管叠加； (b) 等效电路 图5.43或式(5.4.2)中的VBE与VBC分别为 VBE=VTlnIC(1－αR)+IB+IES(1－αFαR)IES(1－αFαR)(5.4.4a) VBC=VTlnαFIB－(1－αF)IC+ICS(1－αFαR)ICS(1－αFαR)(5.4.4b) 图5.43或式(5.4.2)中的VBE与VBC分别为 VBE=VTlnIC(1－αR)+IB+IES(1－αFαR)IES(1－αFαR)(5.4.5a) VBC=VTlnαFIB－(1－αF)IC+ICS(1－αFαR)ICS(1－αFαR)(5.4.5b) 进一步，得 VCES=VBE－VBC=VTlnIC(1－αR)+IBαFIB－(1－αF)ICICSIES(5.4.6a) 利用式(5.4.3)，得 VCES=VTlnIC(1－αR)+IBαFIB－(1－αF)ICαFαR(5.4.6b) 2. EM1模型 式(5.4.2)是以晶体管某二极短路时的反向饱和电流来表示端电流的EbersMoll方程，常称EM方程； 同样也可以某一极开路时的反向饱和电流来表示EM方程。如对IEBO，有IC=0，VBE<0， 且有VBEkTq，由此条件及式(5.4.2)，得 IEBO=(1－αFαR)IES(5.4.7) 同理，对于ICBO，有IE=0，VBC<0，且有VBCkTq，再代入式(5.4.2)，得 ICBO=(1－αFαR)ICS(5.4.8) 亦即 IES=IEBO1－αFαR(5.4.9a) ICS=ICBO1－αFαR(5.4.9b) 将式(5.4.9)代入式(5.4.1)，得 IE=αRIC+IEBO(eqVBE/kT－1)(5.4.10) IC=αFIE－ICBO(eqVBC/kT－1)(5.4.11) 式(5.4.10)、式(5.4.11)说明，晶体管的发射极电流和集电极电流都可以用一个恒流源和一个PN结二极管的并联电路表示， 这就是EbersMoll模型，常称EM1模型。对于NPN管，相应的等效电路如图5.44所示。该模型适合于双极型晶体管放大、 图5.44EM1模型等效电路 截止及饱和3种工作状态，只要将某一工作状态下具体的偏压条件代入式(5.4.10)及式(5.4.11)中就能得到相应的EM方程及其等效电路。 【例5.11】证明共射极状态下的EM方程可以表示为： IE=－βRIB+(1+βR)IEBO(eqVBEkT－1) IC=βFIB－(1+βF)ICBO(eqVBCkT－1) 画出此时的等效电路。 证明： 将αF=βF1+βF，αR=βR1+βR代入式(5.4.10)与式(5.4.11)，得 IE=βR1+βRIC+IEBO(eqVBEkT-1) IC=βF1+βFIE－ICBO(eqVBCkT-1) 整理，得 (1+βR)IE=βRIC+(1+βR)IEBO(eqVBEkT-1) (1+βF)IC=βFIE+(1+βF)ICBO(eqVBCkT-1) 进一步，得 IE=－βR(IE－IC)+(1+βR)IEBO(eqVBEkT－1) IC=βF(IE－IC)+(1+βF)ICBO(eqVBCkT－1) 利用公式IB=IE－IC，得 IE=－βRIB+(1+βR)IEBO(eqVBEkT－1) IC=βFIB－(1+βF)ICBO(eqVBCkT－1) 上述二式即为共射极状态下的EM方程。该方程表明，IE和IC均由一个恒流源和流过一个二极管的电流组成。此时的等效电路如图5.45所示。 图5.45共射极状态下的EM1模型等效电路 5.4.2电荷控制模型 电荷控制模型是分析晶体管开关瞬态特性的重要模型。由于晶体管的开关过程是高度非线性的，不能通过求解非平衡少数载流子连续性方程得到有关的电流密度，而是将晶体管视为一个电荷控制器件，以其各中性区的非平衡载流子电荷作为控制变量，依据电荷守恒原理，建立某区电荷同各级电流之间的比例关系式，即为电荷控制方程。求解开关时间时，主要考虑某一时刻基区瞬态电荷总量的变化和端电流的电荷控制方程，通过各个具体开关过程电流的变化求解便可得到相应的开关时间，至于少子电荷具体如何分布并不重要。由于电荷控制模型得出的是一些线性方程，故可使问题的求解得到简化。 1. 稳态情况下时间常数 由基区“少子”连续性方程可求得基极电流为 ib=QBt+QBτnb(5.4.12) 式中，QB为基区非平衡载流子电荷总量； τnb为基区非平衡电子寿命。该式表示瞬态基极电流所提供的电荷用于增加基区电荷的积累及补充基区内部非平衡少数载流子的复合损失。在稳态情况下dQBdt=0，式(5.4.12)变为 IB=QBτnb(5.4.13) 式(5.4.13)表明，在稳态情况下基极电流等于基区内少子电荷的复合电流。说明基区电荷总量与时间有关，为此可定义一基极时间常数τB，从而将稳态情况下储存在基区内的“少子”电荷与相应的基极电流联系起来，即 τB=QBIB=τnb(5.4.14) 同理，将稳态下基区总电荷与相应集电极电流相联系的集电极时间常数τC定义为 τC=QBIC(5.4.15) 将基区电荷与发射极电流相联系的发射极时间常数τE定义为 τE=QBIE(5.4.16) 以上定义的τB、τE、τC都是电荷控制参数。从前面的讨论知： 基极时间常数τB即基区少子寿命τnb，发射极时间τE即基区渡越时间τb，即 τE=W2bλDnb=τb 对于均匀基区晶体管，λ=2。由IC和IE的关系，得集电极时间常数为 τC=τEα0 根据IE、IC、IB大小关系，可知τE<τC<τB。 2. 晶体管由截止状态转向放大状态过程的电荷控制方程 由电荷控制模型可以得到晶体管开关过程的电荷控制方程。由5.3.4节分析知： 在正脉冲信号加入之前，晶体管处于截止状态。在t0时刻，基极输入幅值为VI的正脉冲信号后，立即形成的过驱动基极电流不会立即引起集电极电流IC的增加(可认为IC≈0)，而是使发射结由反偏转向正偏； 同时降低了集电结负偏压。基极电流提供的空穴主要用于对发射结与集电结势垒区电容充电。在这一过程中，晶体管脱离截止状态转向放大状态，其电荷控制方程为 ib=dQTEdt+dQTCdt=CTEdVBEdt+CTCdVBCdt(5.4.17) 3. 晶体管处于放大状态的电荷控制方程 当集电极输出电流由IC=0不断增大到IC=0.9ICS时，基极电流继续对发射结扩散电容、发射结和集电结势垒电容充电； 同时，还补充电荷给非平衡载流子复合。此时，晶体管仍处于放大状态，其电荷控制方程为 ib=dQTEdt+dQTCdt+dQBdt+QBτnb(5.4.18) 式中 dQTEdt=CTEdVBEdt=CTEredICdt dQTCdt=CTCdVBCdt=CTC(RL+rcs)dICdt dQBdt=CDEdVBEdt=CDEredICdt，QBτnb=ICβ0 因为势垒电容随外加电压的变化而不同，故在一定电压范围内可取其平均值，即 T=1V2－V1∫V2V1CT(V)dV(5.4.19) 基于上述诸因素，放大态电荷控制方程(5.4.18)可写为 ib=1ω-T+RLTCdICdt+ICβ0(5.4.20) 式中，1ω-T≈τe+τb+τc，τe=reTE，τb=reCDE，τc=rcsTC。 解此微分方程得通解为 t=－1ω-T+RLTClnibβ0－ICibβ0(5.4.21) 4. 退出饱和状态的电荷控制方程 当脉冲信号去掉，外加发射结上的偏压转而为负，但因超量储存电荷的存在，其泻放需要一定时间； 同时发射结和集电结正向压降也会下降，直至集电结上的正偏电压下降到零，超量储存电荷才消失，IC维持在ICS。此外，基区非平衡载流子的复合也会加速超量储存电荷的消失，同时认为发射结和集电结空间电荷区的电荷保持不变，故退出饱和状态的电荷控制方程应为 ib=QBτnb+QXτs+dQXdt(5.4.22) 式中，QX=QBS+QCS，QXτs=IBX，τs称为饱和时间常数，IBX=IB1－IBS。 以上分析的是晶体管开关过程中的几个典型电荷控制方程，主要考虑瞬态基极电流。当然也可用发射极电流或集电极电流来考虑。 5.5开关时间计算 在应用电荷控制方程计算开关时间时，采用准静态近似方法。即把任一瞬态晶体管内的结压降或电流近似为相应时刻的稳态值，也就是认为直流稳态下电流和电荷之间的关系在瞬态时成立。基于此思路，可计算开关时间，下面仅给出结果。 5.5.1延迟时间 延迟时间细分为两个阶段： 第一阶段是从基极输入正脉冲的t0时刻到晶体管开始导通的t′时刻，此时IC≈0，这段时间记为td1。此后，IC由0上升到t1时刻的0.1ICS，所需要的时间记为td2，利用晶体管由截止状态转向放大状态的电荷控制方程求得总延迟时间为 td=td1+td2(5.5.1) 式中 td1=VDECTE(0)IB1(1－nE)1+VBBVDE1－nE－1－Vj0VDE1－nE +VDCCTC(0)IB1(1－nC)1+VCC+VBBVDC1－nC－1+VCC－Vj0VDC1－nC(5.5.2) 式中，VDE、VDC分别为发射结和集电结的内建电势，可取0.8V； Vj0为PN结微导通电压，对于硅约为0.5V； CTE(0)、CTC(0)分别为零偏压下的发射结和集电结势垒电容。 对于突变结，有 CTE(0)=AeqεsNB2VDE1/2(5.5.3) 对于线性缓变结，有 CTE(0)=Aeq(εs)2aje12VDE1/3 CTE(VBE)=CTE(0)1－VBEVDE1/3(5.5.4) 式中，aje为发射结处的杂质浓度梯度。 将突变结和线性缓变发射结的势垒电容表达式统一为 CTE(VBE)=CTE(0)1－VBEVDE－nE(5.5.5a) 同理，将突变结和线性缓变集电结的势垒电容表达式统一为 CTC(VBC)=CTC(0)1－VBCVDC－nC(5.5.5b) 对于突变结，nE、nC取1/2； 对于线性缓变结，nE、nC取1/3。显然，若发射结为突变结，集电结为线性缓变结，则nE取1/2，nC取1/3，VBC=－VCB。 td2=β01ωT+TCRLlnIB1β0IB1β0－0.1ICS(5.5.6) 式中，对突变结，TC=2CTC(VCC)； 对线性缓突变结，TC=1.5CTC(VCC)； 一般扩散结TC=1.7CTC(VCC)。 从td1、td2知，影响延迟时间的因素有： ①发射结初始状态结偏压负值越大，或两个结的结电容越大，则由关态到开态需要补充的可动电荷数越多。②IB1增大时，单位时间可提供的电荷数增加，可使延迟时间td减小。 5.5.2上升时间 在上升过程中，集电极输出电流从t1时刻的0.1ICS增大到t2时刻的0.9ICS，这时晶体管处于放大态。将t1及此时IC=0.1ICS和t2及IC=0.9ICS代入式(5.4.21)得，上升时间为 tr=t2－t1=β01ωT+TCRLlnIB1β0－0.1ICSIB1β0－0.9ICS(5.5.7) 式(5.5.7)表明，影响上升时间的因素主要有： ①结电容CTE、CTC的大小，影响向两个空间电荷区充入的电荷量； ②基区宽度Wb决定着建立一定的基区少子浓度梯度所需要的电荷量； ③基区少子寿命影响复合损失所需要的电荷量； ④基极充电电流IB1的大小决定充电速度。 5.5.3储存时间 储存时间也包括两个时间段，即超量储存电荷消失所需的时间ts1和集电极电流由最大值ICS下降到0.9ICS所需的时间ts2，总储存时间ts=ts1+ts2。其中，ts1由退出饱和状态的电荷控制方程求出，ts2由放大状态电荷控制方程求出。 ts1=τslnIB1+IB2IB2+ICS/β0(5.5.8) 式中，τs为饱和时间常数，可应用EM方程及电荷控制方程求得。在一定近似条件下，对于硅平面管，当集电区厚度大于其少子空穴扩散长度时，有 τs=0.6ωb+τpc2,Wc>Lpc 0.6ωb+W2c2Dpc,Wc<Lpc(5.5.9) 式中，τpc为集电区“少子”空穴寿命； Dpc为其扩散系数； ωb为基区渡越截止角频率。 ts2=β01ωT+TCRLlnICS+IB2β00.9ICS+IB2β0(5.5.10) 式(5.5.8)和式(5.5.10)表明，影响储存时间长短的因素有： ①晶体管进入饱和状态时积存的超量存储电荷与IB1、饱和深度、基区宽度Wb、集电区厚度Wc等因素有关； ②关断过程中超量存储电荷消失的快慢与IB2、少子寿命τpc等因素有关。 5.5.4下降时间 下降时间为t4到t5的时间段，这时晶体管已退出饱和状态，进入放大状态，由晶体管处于放大状态的电荷控制方程求出。 tf=t5－t4=β01ωT+TCRLln0.9ICS+IB2β00.1ICS+IB2β0(5.5.11) 在上述4个开关时间中，存储时间最长，缩短存储时间也就能大幅度地缩短整个开关时间，也就是说减小ts是缩短整个开关时间的关键。缩短存储时间的主要措施有： ①开启时，在保证导通的前提下，IB1不要太大，即不要让晶体管饱和程度太深，以减少QBS和QCS； ②在外延结构中，在保证集电结结耐压的前提下，尽可能地减小外延层厚度，而在无外延层结构中，应设法减小集电区少子扩散长度Lpc，其目的都是减少超量存储电荷的储存空间； ③加大抽取电流； ④缩短集电区少子寿命τpc，对于硅NPN晶体管，采用掺金工艺可以有效缩短τpc，减小饱和时间常数τs，从而提高开关速度。 5.6开关晶体管的正向压降和饱和压降 在共射极连接状态下，晶体管工作在饱和态时，输入端基极和发射极之间的压降称为正向压降，以VBES表示。在饱和 图5.46饱和态晶体管等效电路 态下输出端集电极和发射极之间的压降，常称共射极反向饱和压降，以VCES表示。晶体管工作在饱和状态下，等效电路如图5.46所示。 由图5.46得，晶体管饱和时基极和发射极之间的正向压降为 VBES=VE+IBrbs+IEres≈VE+IBrbs(5.6.1) 式中，rbs为晶体管工作在饱和态时的基极电阻； res为饱和态时的发射区串联电阻。由于发射区杂质浓度高，故其串联电阻很小，可忽略不计。VE为晶体管发射结压降，与电流有关，即 VE=kTqlnIE－αRICIEBO+1(5.6.2) 同理，反向饱和压降为 VCES=VE－VC+resIE+rcsIC ≈VCE+rcsIC(5.6.3) 式中，VC为集电结压降； rcs为集电区体电阻，且 VC=kTqlnαFIE－ICICBO+1(5.6.4) rcs=ρcWcAC(5.6.5) 式(5.6.2)~式(5.6.5)知，降低开关晶体管饱和压降措施为： ①选择集电区电阻率ρc低的材料； ②在保证击穿电压的情况下减小集电区厚度Wc； ③尽量降低各区与电极金属层的接触电阻； ④增大饱和深度或减小饱和压降VCES，因为饱和深度因子S越大，过驱动程度越高，驱动电流增大，储存电荷增多，进而VC提高，使VCES下降。 习题5 5.1一个高频双极型晶体管工作于240MHz时，其共基极电流放大系数为0.78，若该频率为其截止频率fα，试求β=6时其工作频率(设τ′e=τe)。 5.2已知NPN晶体管共射极电流增益β0=110，在工作频率20MHz下测得β=70； 试计算： ①fβ及fT； ②工作频率上升到480MHz时β下降到多少？ 5.3已知NPN双扩散外延平面晶体管，集电区电阻率ρc=1.2Ω·cm，集电区厚度Wc=10μm，硼扩散表面浓度NBS=5×1018cm－3，结深xjc=1.4μm。求集电极偏置电压分别为25V和2V时产生基区扩展效应的临界电流密度。 5.4已知NPN晶体管共射极电流增益低频值β0=100，在20MHz下测得电流增益β=60。求工作频率上升到400MHz时，β下降到多少？计算出该管的fβ和fT。 5.5在T=300K下，均匀掺杂硅基双极型晶体管参数如下： IE=0.25mACTE=0.35pF Wb=0.65μmDb=25cm2/s xmc=2.2μmrcs=18Ω CTC=0.040pFβ=125 试计算： (1) 计算传输时间系数τe、τb、τd和τc； (2) 计算总传输时间τec； (3) 计算截止频率fT； (4) 计算β截止频率fβ。 5.6在一个特殊的双极型晶体管中，基区传输时间为总时间的20%，基区宽度为0.5μm，基区扩散系数Db=20cm2/s，试确定截止频率。 5.7假设BJT基区运输时间为100ps，载流子以107cm/s的速度穿过1.2μm的BC空间电荷区。EB结充电时间为25ps，集电极电容和电阻分别为0.1pF和10Ω，确定截止频率。 5.8画出NPN晶体管小注入和大注入时基区少子分布图，简述两者的区别与原因。 5.9硅NPN平面晶体管，其外延厚度为10μm，杂质浓度N=1015cm－5，计算VCB=20V，产生有效基区扩展效应的临界电流密度。 5.10硅NPN平面管的基区杂质为高斯分布，在发射区表面的受主浓度为1019cm－3，发射结结深为0.75μm，集电结结深为1.5μm，集电区杂质浓度为1015cm－3，试求其最大集电极电流密度。 5.11硅晶体管的集电区总厚度为100μm，面积为10-4cm2，当集电极电压为10V,电流为110mA时，该结温与管壳温度之差为几摄氏度(忽略其他介质的热阻)？ 5.12硅NPN晶体管基区平均杂质浓度为5×1017cm-3，基区宽度为2μm，发射极条宽为12μm，如果基区横向压降为kTq，求发射极最大电流密度。 5.13在习题5.11中晶体管的fT为800MHz，工作频率为500MHz，如果通过发射极的电流密度为300mA/cm2，则其发射极有效条宽应为多少？ 5.14NPN双极型晶体管的饱和电压VCES随基极电流的增加缓慢下降。在EbersMoll模型中，假设αF=0.99，αR=0.20，IC=1mA，T=300K，求基极电流IB，以使： (1)VCES=0.3V； (2)VCES=0.2V； (3)VCES=0.1V。 5.15对于一个工作于有源区的NPN双极晶体管，运用EbersMoll模型将基极电流IB用αF，αR，IES，ICS和VBE表示出来。 5.16对EbersMoll模型，将基极开路，使IB=0。证明，当施加CE结电压VCE时，有 IC≡ICEO=ICS(1－αFαR)(1－αF) 5.17EbersMoll模型中，αF=0.9920，IES=5×10－14A，ICS=10－13A。T=300K时，画出在－0.5V<VCB<2V时以下三种情况下的ICVCB曲线(注意，VCB=－VBC)： (1)VBE=0.2V； (2)IES=5×10－14A； (3)VBE=0.6V。 5.18在EbersMoll模型中，由式(5.4.6b)可以得到CE结饱和电压的表达式。设一个功率BJT参数αF=0.975，αR=0.150，IC=5A，请画出IB在0.15A≤IB≤1.0A变化时，VCES随IB变化的曲线。 5.19(1)设计一个NPN硅基双极型晶体管，在T=300K时，厄尔利电压至少为140V，共射极电流增益至少为β=120； (2)换成PNP晶体管重做(1)。 5.20设计一个均匀掺杂的NPN双极型晶体管，使T=300K时，β=100。CE结最大电压为15V，击穿电压至少为此值的3倍。假设复合系数为0.995。晶体管工作于小注入条件下，最大集电极电流IC=5mA。设计时应尽量减少禁带变窄和基区宽度调制效应的影响。令De=6cm2/s，Db=25cm2/s，τE0=10－8s，τb0=10－7s。试确定杂质浓度、冶金结基区宽度、有源区面积和最大允许电压VBE。 5.21设计一对互补的NPN和PNP双极型晶体管。它们有同样的冶金结基区宽度和发射区宽度： Wb=0.75μm，We=0.5μm。假设两种器件有相同的少子参数： Dn=23cm2/s,τn0=10-7s Dp=8cm2/s，τp0=5×10-8s 两种器件的集电区杂质浓度均为NC=5×1015cm－3，复合系数均为0.995。试求： (1) 如果可能，设计器件使β=100； 如果不可能，则能得到的最接近的值为多少？ (2) 在BE结上加相等的正偏电压，使晶体管工作在小注入条件下时，集电极电流IC=5mA，试确定有源区的横截面积。