目录 第1章数字集成电路测试技术导论 1.1集成电路芯片开发过程中的测试问题 1.1.1超大规模集成电路芯片的开发过程 1.1.2设计验证 1.1.3芯片测试 1.2测试技术基础 1.2.1故障模型 1.2.2测试生成简介 1.2.3可测试性设计简介 1.3测试技术与EDA 1.4本章小结 1.5习题 参考文献 第2章故障模拟 2.1简介 2.1.1逻辑模拟在测试中的作用 2.1.2故障模拟在测试中的作用 2.2模拟的基本概念 2.2.1逻辑符号 2.2.2缺陷与故障模型 2.3逻辑模拟的算法 2.3.1逻辑模拟的基本算法 2.3.2逻辑模拟的算法优化 2.4故障模拟的算法 2.4.1故障模拟的基本算法 2.4.2故障模拟的算法优化 2.5本章小结 2.6习题 参考文献 第3章测试生成 3.1基本概念 3.2测试生成的分类 3.2.1非面向故障的测试生成 3.2.2面向故障的测试生成 3.3通路敏化法 3.3.1基本原理 3.3.2PODEM 3.4测试精简 3.5时延故障的测试生成 3.6实例介绍 3.7本章小结 3.8习题 参考文献 第4章可测试性设计 4.1可测试性设计的重要性 4.2可测试性分析 4.3专用可测试性设计 4.3.1测试点插入 4.3.2影响电路可测试性的设计结构 4.4扫描设计 4.4.1扫描单元设计 4.4.2扫描设计规则 4.4.3扫描设计流程 4.4.4基于扫描的测试过程和代价 4.4.5基于扫描的时延测试 4.5片上时钟控制器 4.6可测试性设计实例 4.7本章小结 4.8习题 参考文献 第5章逻辑内建自测试 5.1基本结构 5.2BIST对象电路 5.2.1未确定值屏蔽 5.2.2测试点插入 5.2.3ReTiming 5.3测试向量生成 5.4测试响应分析 5.4.1串行特征分析 5.4.2并行特征分析 5.5测试时序控制 5.5.1低速测试 5.5.2实速测试 5.6实例介绍 5.7本章小结 5.8习题 参考文献 第6章测试压缩 6.1测试压缩的重要性 6.1.1测试仪和测试数据带宽 6.1.2测试数据爆炸的挑战和应对策略 6.2测试压缩模型 6.2.1基本工作原理 6.2.2测试激励压缩 6.2.3测试响应压缩 6.3测试激励压缩方法 6.3.1信息编码法 6.3.2广播模式法 6.3.3线性方程法 6.3.4测试激励压缩方法对比 6.4测试响应压缩方法 6.4.1不含X的响应压缩 6.4.2基于扫描链屏蔽的响应压缩 6.4.3基于X耐受性的响应压缩 6.4.4基于纠错码的响应压缩 6.4.5测试响应压缩方法的对比 6.5设计实例 6.6本章小结 6.7习题 参考文献 第7章存储器自测试与自修复 7.1存储器基础 7.2存储器的故障模型 7.3存储器测试算法 7.3.1March算法 7.3.2其他常用的存储器测试算法 7.4存储器内建自测试(MBIST) 7.5存储器内建自修复(MBISR) 7.6对用户透明的存储器在线测试 7.7MBIST设计实例 7.8本章小结 7.9习题 参考文献 第8章系统测试和SoC测试 8.1系统测试 8.1.1系统功能测试 8.1.2系统诊断测试 8.1.3ICT技术 8.2SoC测试 8.2.1从板上系统到片上系统 8.2.2SoC测试的主要挑战 8.2.3测试访问机制 8.2.4核测试环 8.2.5层次化ATPG 8.2.6测试优化 8.3针对系统测试和SoC测试的主要协议简介 8.3.1IEEE 1149.1标准 8.3.2IEEE 1500标准 8.3.3IEEE 1687标准 8.3.4基于数据包的扫描测试网络 8.4基于AI芯片的SoC测试案例分析 8.4.1面向深度学习的定制AI芯片 8.4.2AI芯片测试策略 8.5本章小结 8.6习题 参考文献 第9章逻辑诊断与良率分析 9.1简介 9.2评估指标 9.3扫描链故障诊断 9.3.1扫描链可诊断性设计方法 9.3.2扫描链自动诊断向量生成方法 9.3.3扫描链失效芯片诊断方法 9.4组合逻辑故障诊断 9.4.1组合逻辑可诊断性设计方法 9.4.2组合逻辑自动诊断向量生成方法 9.4.3组合逻辑失效芯片诊断方法 9.5良率学习 9.6设计实例 9.7本章小结 9.8习题 参考文献 第10章汽车电子测试 10.1汽车电子简介 10.1.1发展概况和基本要求 10.1.2主要挑战 10.1.3可测试性设计技术应用 10.2汽车电子的功能安全验证 10.2.1基本概念 10.2.2ISO 26262简介 10.3汽车电子的系统实时测试 10.3.1基本概念 10.3.2任务模式控制器 10.4本章小结 10.5习题 参考文献 第11章数字电路测试技术展望 11.1小时延缺陷测试 11.2三维芯片测试 11.3芯片生命周期管理 11.4机器学习在测试中的应用 11.5本章小结 参考文献