第3章逻辑门电路 内容提要： 在第2章里，我们学习了与、或、非三种基本逻辑运算和与非、或非、异或等常用的复合逻辑运算，初步认识了实现上述逻辑运算功能的门电路符号。而在工程中每一个逻辑符号都对应着不同的电路，并通过集成工艺制成一种集成器件，称为集成逻辑门电路。逻辑符号仅是这些集成逻辑门电路的“黑匣子”，本章将逐步揭开这些“黑匣子”的奥秘，首先由普通开关电路引出数字电路中的半导体二极管及二极管门电路、三极管的开关特性及其门电路，然后重点分析和介绍TTL门电路和MOS门电路的工作原理、逻辑功能、电气特性及主要参数等，最后介绍集成门电路的应用和两种有效电平及两种逻辑符号。 学习目标： 1. 理解二极管、三极管和场效应管的工作原理，掌握其开关特性。 2. 熟练掌握TTL门电路的结构、工作原理、特性。 3. 熟练掌握MOS门电路尤其是CMOS门电路的结构、工作原理、特性。 4. 掌握常用集成逻辑门电路的使用方法。 5. 理解两种有效电平及两种逻辑符号。 重点内容： 1. TTL门电路、CMOS门电路的结构、工作原理、特性。 2. 常用集成逻辑门电路的使用方法。 3.1概述 在二值逻辑中，逻辑变量的取值不是1就是0，在数字电路中，与之对应的是高、低电平，分别用电子开关的两种状态去实现。而半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。 图3.1.1开关电路示意图 如图3.1.1所示的开关电路中，当开关K断开时，输出电压uO为高电平(VCC)； 而当K接通后，则输出为低电平(0V)。假设K是一个理想开关，则其特性如下。 1. 静态特性 (1) 当K断开时，无论其两端电压在多大范围内变化，其等效电阻无穷大，通过其中的电流等于0。 (2) 当K闭合时，无论流过其中的电流在多大范围内变化，其等效电阻为0，两端电压等于0。 2. 动态特性 (1) 开通时间ton 当开关K由断开状态切换到闭合状态时，开关切换不需要时间，可以瞬间完成，即开通时间ton=0。 (2) 关断时间toff 当开关K由闭合状态切换到断开状态时，开关切换也不需要时间，可以瞬间完成，即关断时间ton=0。 在现实中，当然没有上述特性的理想开关。日常生活中使用的机械开关、继电器、接触器等，在一定电压和电流范围内，其静态特性十分接近理想开关，但动态特性很差，根本不满足数字电路每秒开关几百万乃至数千万次的需要。虽然，二极管、三极管、MOS管在开关电路使用时，其静态特性不如机械开关，但其动态特性却是机械开关无法比拟的。 3.2二极管的开关特性及二极管门电路 3.2.1二极管的开关特性 1. 二极管的伏安特性 半导体二极管是由一个PN结加上电极引线和外壳构成的，图3.2.1为半导体二极管的结构示意图和符号。标“+”号的一端与PN结的P区相连，称为阳极； 标“-”号的一端与PN结的N区相连，称为阴极。 图3.2.1半导体二极管 采用不同的掺杂工艺，将P型半导体与N型半导体制作在同一块硅片上，在它们的交界面附近，P区出现负离子区，N区出现正离子区，称为空间电荷区，从而形成内电场，当参与扩散运动的多子数量等于参与漂移运动的少子数目时，空间电荷区的宽度不再变化，形成PN结。PN结中存在着两种载流子的运动，一种是多子克服内电场阻力的扩散运动； 另一种是少子在内电场的作用下的漂移运动。PN结加正向电压时（P区接电源正极，N区接电源负极），可以有较大的正向扩散电流，即呈现低电阻，称为PN结导通，PN结处于正向偏置状态，简称正偏； PN结加反向电压时（P区接电源负极，N区接电源正极），只有很小的反向漂移电流，即呈现高电阻，称为PN结截止，PN结处于反向偏置状态，简称反偏，这就是PN结的单向导电性。 二极管实际上是一个封装的PN结，若忽略封装中很小的引线电阻和寄生电容，则二极管的伏安特性与PN结完全相同。 PN结的伏安特性的表达式为 i= ISequkT-1= IS(euUT-1)(3.2.1) 其中，i为流过PN结的电流，IS为PN结的反向饱和电流，k为玻尔兹曼常数（k=1.381×1023J/K），T为热力学温度，q为一个电子的荷量（q=1.6×10-19C），u为PN结的两端电压，UT=kTq,称为温度电压当量，常温下，即T=300K时，UT≈26mV。 当PN结加正向电压(u>0)，且uUT时，i近似表示为 i= ISeuUT(3.2.2) 即PN结正向电流随正向电压按指数规律变化。 当PN结加反向电压(u<0)，且|u|UT时，i近似表示为 i= -IS(3.2.3) 即反向电流不随反向电压变化，而且反向电流很小，硅管为nA数量级，锗管为μA数量级。 当反向电压的数值超过一定数值UBR后，反向电流急剧增加，PN结被击穿。 PN结的伏安特性曲线如图3.2.2所示，其中u>0的部分称为正向特性，u<0的部分称为反向特性。 二极管实际的伏安特性曲线与PN结的伏安特性曲线是有差别的，图3.2.3给出了实测的硅二极管的特性曲线，对比图3.2.2，二者差别表现在以下两点。 图3.2.2PN结的伏安特性 图3.2.3二极管的伏安特性 其一，当二极管两端加正向电压时(u>0)，即二极管的正向特性，若电压较小，电流几乎为零，则可以认为二极管是不导通的，只有电压大到一定值时，才有电流出现，这个电压称为二极管的门限电压Uth，也称为死区电压或阈值电压。一般硅二极管的死区电压为0.5V，锗二极管的死区电压为0.1V。二极管存在死区电压的原因在于，当外加正向电压很小时，外电场不足以克服内电场的影响，其正向电流几乎为零； 当外加正向电压大于死区电压Uth后，正向电流迅速增加。当外加正向电压相同时，二极管的实际电流要小于PN结的电流，因为实际的二极管P区和N区都存在体电阻，引线和半导体区域之间存在接触电阻，这些电阻都会使相应的电流减小，而在PN结的伏安特性中，则没有考虑这些因素。二极管正向导通后，外加电压稍有上升，电流即有很大增加。因此，二极管的正向电压变化范围很小，硅二极管的正向导通电压为0.6～0.8V，典型值为0.7V，锗二极管的正向导通电压为0.2～0.4V，典型值为0.3V。 其二，当二极管外加的反向电压小于击穿电压时，反向电流很小，而且其大小基本不随反向电压变化而变化。实际二极管的反向电流比PN结的反向饱和电流略大一点，这是由二极管的表面漏电流引起的。 当二极管外加的反向电压大于击穿电压时，反向电流急剧增加，二极管被反向击穿。 2. 二极管的静态开关特性 二极管的开关特性实际上源于其单向导电性，是对其伏安特性的近似，通过控制二极管两端的电压可以控制二极管导通与截止，实现开关功能。加正向电压时，二极管导通，导通电阻很小，相当于开关闭合； 加反向电压时，二极管截止，截止电阻很大,相当于开关断开。所以，可把二极管看作一个受外加电压控制的开关，表3.2.1中列出了二极管开关的工作条件、特点及等效电路。 表3.2.1二极管的开关特性 工作状态 导通 截止 条件 外加正向电压，且电压值大于死区电压 外加反向电压，或加正向电压，但电压值小于死区电压 电路形式 等效电路 特点 等效电阻很小，如忽略正向压降，相当于开关闭合 等效电阻很大，如忽略反向电流IS，相当于开关断开 3. 二极管的动态开关特性 当给二极管两端加一脉冲信号时，二极管将随着脉冲电压的变化在“开”与“关”两种状态之间转换，这个转换过程就是二极管开关的动态特性。由于二极管的PN结具有等效电容，二极管的通断转换伴随着电容的充放电，需要一定的时间。二极管从截止转换为导通所需的时间称为开通时间ton； 从导通转换为截止所需的时间称为关断时间toff，通常也称为反向恢复时间tre。 图3.2.4二极管开关的动态特性 1) 开通时间ton 二极管的开关时间是由穿越PN结的电荷移动引起的，即PN结的等效电容效应。在图3.2.4(a)所示的最简单的二极管电路中，在t1时刻加入一个如图3.2.4(b)所示的正脉冲输入信号，输入电压由-UR跳变到+UF，按照理想情况，二极管应立刻由截止转为导通，波形如图3.2.4(c)所示，但实际的电流波形却如图3.2.4(d)所示，即二极管并不立刻导通，要经过导通延迟时间td和上升时间tr之后，才能由截止转换为导通。其原因在于，当输入电压uI正跳变时，只有当PN结中电荷量减少，PN结由反偏转换为正偏，二极管才会导通，从而产生延迟时间td，此后，uI为正向电压UF，正向电压削弱PN结内电场，多数载流子不断地向对方区域扩散，并在对方区域中作为非平衡少数载流子被存储，建立起一定的浓度分布，如图3.2.5所示，即P区中的空穴扩散到N区以后，并非立即全部与N区电子复合而消失，而是在一定的路程LP(LP通常称为空穴扩散长度)内一方面与电子复合，另一方面又不断继续扩散，一部分与外电场送来的相反电荷复合，这样会在N区的LP范围内存储一定数量的空穴，形成空穴浓度分布nP，距离PN结越远，电荷浓度越低。正向电流越大，存储的载流子的数目越多，浓度分布的梯度也越大。同理，电子从N区扩散到P区以后的情况，与空穴从P区扩散到N区的情况相似，会在P区的LN(LN通常称为电子扩散长度)范围内存储一定数量的电子，形成电子浓度分布nN。这种正向导通时少数载流子积累的现象称为电荷存储效应。 图3.2.5加正向电压时二极管存储电荷的分布 所以二极管的开通时间为 ton = td+tr(3.2.4) 经过开通时间ton之后，二极管达到动态平衡并形成稳定的电荷分布和稳定的正向电流，uI=UF，二极管的导通电压为UD，电路中的电流为正向电流IF，则有 IF=UF-UDRL≈UFRL(3.2.5) 2) 关断时间toff 在图3.2.4(a)所示的电路中，在t2时刻加入一个负脉冲信号，如图3.2.4(b)所示。由上述分析可知，二极管导通时的正向电流IF如式(3.2.5)所示，在t2时刻，输入电压突然从+UF变为-UR时，按照理想情况，二极管应立刻转为截止，电路中只有很小的反向电流IS，波形如图3.2.4(c)所示，但实际的电流波形却如图3.2.4(d)所示，即二极管并不立刻截止，而是先由正向的IF变到一个很大的反向电流-IR,这个电流维持一段时间ts后才开始下降，再经过tt时间后,下降到IS，这时二极管才进入截止状态。通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程，其中ts称为存储时间，tt称为渡越时间，用tre表示反向恢复时间，则有 tre=toff=ts+tt(3.2.6) 那产生反向恢复时间的原因是什么呢？当二极管正向导通后，多数载流子不断地向对方区域扩散，并在对方区域中作为非平衡少数载流子被存储，建立起一定的浓度分布，如图3.2.5所示。当外加电压突然从+UF变为-UR时，这些存储的电荷像电容器中的电荷一样，不会突然消失。它们将通过两个途径逐渐减少： 一是载流子的复合； 二是在反向电场作用下形成漂移电流IR≈URRL，这就是对应于ts时间内的情况。以后随着存储电荷的逐渐消散，浓度梯度逐渐减小，反向电流下降，这一过程就是渡越时间tt。经过ts和tt这两段时间后，存储电荷消散掉，PN结的空间电荷区开始由窄变宽，二极管内阻加大，转入截止状态。所以二极管的反向恢复时间tre就是存储电荷消散所需要的时间。 由于二极管的开通时间ton比关断时间toff要小得多，所以一般情况下可以忽略不计，而只考虑关断时间，即反向恢复时间。二极管的反向恢复时间一般只有几纳秒。当二极管的通断频率达到每秒百万次以上时，必须考虑其开关时间，反之，可以忽略。 3.2.2二极管门电路 1. 二极管与门电路 图3.2.6(a)所示是由二极管组成的二输入端与门电路，其中A、B为输入端，L为输出端。输入电压为+5V或0V，忽略二极管的正向压降，此电路按输入信号的不同有以下四种工作情况： (1) uA=uB=0V。此时二极管D1和D2都导通，由于二极管正向导通时的钳位作用，uL≈0V。 (2) uA=0V，uB=5V。此时二极管D1导通，由于钳位作用，uL≈0V，D2因反向电压而截止。 (3) uA=5V，uB=0V。此时D2导通，uL≈0V，D1因反向电压而截止。 (4) uA=uB=5V。此时二极管D1和D2都截止，uL=VCC=5V。 把上述分析结果列入表3.2.2中，可见这个电路的输入和输出电压只有两个值5V和0V。如果采用正逻辑体制，规定高电平5V为逻辑1； 低电平0V为逻辑0，则表3.2.2可转换为表3.2.3的形式。很容易看出表3.2.3正是二变量与逻辑的真值表，所以称图3.2.6(a)中电路为与门电路，它实现逻辑运算L=A·B，图3.2.6(b)是它的逻辑符号。 如果在图3.2.6(a)中增加一个输入端和一个二极管，就可变成三输入端与门，按此方法可构成更多输入端的与门。 图3.2.6二极管与门 表3.2.2与门输入输出电压的关系 输入 uA/V uB/V 输出uL/V 0 0 0 0 5 0 5 0 0 5 5 5 表3.2.3与逻辑真值表 输入 A B 输出L 0 0 0 0 1 0 1 0 0 1 1 1 2. 二极管或门电路 电路如图3.2.7(a)所示，分析方法同上，其输出电压与输入电压之间的关系列入表3.2.4中。 采用正逻辑体制，则表3.2.4转换为表3.2.5的形式。该表为二变量或逻辑的真值表，所以称图3.2.7(a)的电路为或门电路，它实现或逻辑运算L=A+B，图3.2.7(b)是它的逻辑符号。同样，可以通过增加输入端和二极管的方法，构成更多输入端的或门。 图3.2.7二极管或门 表3.2.4或门输入输出电压的关系 输入 uA/V uB/V 输出uL/V 0 0 0 0 5 5 5 0 5 5 5 5 表3.2.5或逻辑真值表 输入 A B 输出L 0 0 0 0 1 1 1 0 1 1 1 1 3.3三极管的开关特性及三极管门电路 3.3.1三极管的开关特性 半导体三极管，也称为晶体三极管，简称晶体管或三极管。由于工作时，多数载流子和少数载流子都参与运行，因此，三极管还称为双极性晶体管(Bipolar Junction Transistor,BJT)。 1. 三极管的输入特性与输出特性 三极管是由三块两两不同的半导体材料构成的，两端是两块相同的半导体材料，中间一块的极性相反。根据材料排列方式的不同，三极管有NPN和PNP型两种类型，如图3.3.1所示，图3.3.1(a)是NPN型三极管的内部结构示意图和符号，图3.3.1(b)是PNP型三极管的内部结构示意图和符号。从图中可以看出，不论是哪一种三极管，都有三个区域： 发射区、基区、集电区； 每个区域对外引出一个电极，分别是发射极e(emitter)、基极b(base)和集电极c(collector)； 有两个PN结，发射区与基区之间的PN结是发射结，基区与集电区之间的PN结是集电结。 本节将以NPN型硅管为例，讲述三极管的输入特性、输出特性和开关特性。 图3.3.1三极管的结构示意图和符号 1) 输入特性 如图3.3.2所示，将一个NPN型硅三极管接成共射极电路，输入特性反映的是以uCE为参变量，基极电流iB与发射结压降uBE之间的关系，其表达式为 iB= f(uBE)｜uCE=常数(3.3.1) 当uCE=0V时，相当于集电极与发射极短路，这时三极管等效为两个并联的PN结。因此，输入特性曲线与PN结的伏安特性曲线相类似，呈指数关系，如图3.3.3所示的uCE=0V的曲线。 图3.3.2共射极电路 图3.3.3输入特性 当uCE从0V增大到1V时，特性曲线向右移动了一段距离。当uCE=1V时，集电结电压由正偏变为反偏，集电结吸引电子的能力增强了，这样，在发射结正偏下，从发射区流入基区的电子大部分流向集电区，形成集电极电流，与uCE=0V时相比，相同uBE所对应的基极电流iB减小了。 如果uCE继续增大，这时测得的特性曲线虽然也右移了一点，但与uCE=1V时差别很小。这是因为在uCE>1V后，集电结已经将大部分电子吸引过去形成了集电极电流，即使uCE继续增大，集电结收集电子的能力继续增强，但所能增加的电子的数量已经很小了，因此，基极电流iB的变化很小。 2) 输出特性 图3.3.4输出特性 输出特性曲线反映的是以基极电流iB为参变量，集电极电流iC和管压降uCE之间的关系，其表达式为 iC=f(uCE)|iB=常数(3.3.2) 如图3.3.4所示，对于每一个确定的iB，都有一条曲线。对于不同的iB，输出特性是一组形状大体相同的曲线。对于某一条曲线，当uCE从零逐渐增大时，集电极收集电子的能力随之增强，因而iC显著增大； 而当uCE增大到一定数值时，集电极收集电子的能力足够强，发射区扩散到基区的绝大部分电子都被收集起来； uCE再增大，收集能力已不能明显提高，表现为曲线大体上是一条相当平坦的直线，此时，iC的大小取决于iB。 2. 三极管的静态开关特性 从输出特性曲线来看，三极管有三个工作区域： 饱和区、放大区、截止区，这三个区域的分布如图3.3.4所示。三极管工作在三个不同区域，分别对应于三种不同工作状态，即饱和状态、放大状态和截止状态。但在数字电路中，三极管只工作在饱和状态和截止状态，这两种对立的状态相当于开关的闭合和断开，而放大状态仅是一种瞬间即逝的过渡状态。 三极管电路如图3.3.5(a)所示，输出特性曲线及直流负载线如图3.3.5(b)所示。当输入电压uI小于三极管发射结死区电压(硅管为0.5V)时，iB=ICBO≈0（ICBO是集电极基极反向饱和电流），iC=ICEO≈0（ICEO是集电极发射极反向饱和电流），uCE≈VCC，三极管工作在截止区，对应图3.3.5(b)中的A点。三极管工作在截止区的特点是电流很小，集电极回路中的c、e之间近似开路，相当于开关断开。 图3.3.5三极管的三种工作状态 当输入电压uI为正值且大于死区电压时，三极管导通，有 iB=uI-UBERB≈uIRB(3.3.3) 此时，若继续增加uI，则iB增大，iC增大，uCE减小，工作点沿着负载线由A点→B点→C点→D点向上移动。在此期间，三极管工作在放大区，其特点为iC=βiB，β为电流放大系数,即iC随iB的增加而成比例地增加。三极管在模拟电路中做放大功能使用时就工作在这种状态。 继续增加uI，当uCE减小至0.7V时，集电结由反偏变为零偏，称为临界饱和状态，对应图3.3.5(b)中的E点。此时的集电极电流称为集电极临界饱和电流，用ICS表示，基极电流称为基极临界饱和电流，用IBS表示，有 ICS=VCC-0.7VRC≈VCCRC(3.3.4) IBS=ICSβ=VCCβRC(3.3.5) 若再增加uI，iB会继续增加，但iC已接近于最大值VCC/RC，受VCC和RC的限制，不再随iB的增加按β倍的比例增加，三极管进入饱和状态，所以三极管工作在饱和状态的条件为 iB>IBS(3.3.6) 进入饱和状态后，iB增加时,iC会略有增加，uCE<0.7V，集电结变为正向偏置。所以也常把集电结和发射结均正偏作为三极管工作在饱和状态的条件。饱和时的uCE电压为饱和压降UCES，其典型值为0.3V。 三极管工作在饱和区的特点是uCE很小，集电极回路中的c、e之间近似短路，相当于开关闭合。 为了便于比较，将NPN型三极管截止、放大、饱和三种工作状态的特点列于表3.3.1中。 表3.3.1NPN型三极管三种工作状态的特点 工 作 状 态 截止 放大 饱和 条件 iB≈0 0IBS 工作 特点 偏置情况 发射结电压uBE<0.5V，集电结反偏 发射结正偏且uBE>0.5V，集电结反偏 发射结正偏且uBE>0.5V，集电结正偏 集电极电流 iC≈0 iC=βiB iC=ICS≈VCC/RC 管压降 uCE=VCC uCE=VCC-iCRC uCE=UCES≈0.3V 近似等效电路 c、e间等效电阻 很大，约为数百kΩ，相当于开关断开 可变 很小，约为数百Ω，相当于开关闭合 图3.3.6例3.3.1电路 例3.3.1电路及参数如图3.3.6所示，设输入电压uI=3V，三极管的UBE=0.7V。 (1) 若β=60，试判断三极管是否饱和，并求出iC和uO的值。 (2) 若RC=6.8kΩ，重复以上计算。 (3) 若RC=6.8kΩ，RB=60kΩ，重复以上计算。 (4) 若RC=6.8kΩ，β=100，重复以上计算。 解： 根据饱和条件iB>IBS解题。 (1) iB=uI-UBERB≈3-0.7100=0.023(mA) IBS=VCCβRC=1260×10=0.020(mA) 因为iB>IBS，所以三极管饱和。 iC=ICS=VCCRC=1210=1.2(mA) uO=UCES≈0.3(V) (2) iB不变，仍为0.023mA。 IBS=VCCβRC=1260×6.8≈0.029(mA) 因为iBIBS，所以三极管饱和。 iC=ICS=VCCRC=126.8≈1.76(mA) uO=UCES≈0.3(V) (4) IBS=VCCβRC=12100×6.8≈0.0176(mA)，iB≈0.023(mA)。 因为iB>IBS，所以三极管饱和。 iC=ICS=VCCRC=126.8≈1.76(mA) uO=UCES≈0.3(V) 由上例可见，RB、RC、β等参数都能决定三极管是否饱和。将式(3.3.3)及式(3.3.5)代入式(3.3.6)，则饱和条件变为 uIRB>VCCβRC 即在uI一定(要保证发射结正偏)和VCC一定的条件下，RB越小，β越大，RC越大，三极管越容易饱和。在数字电路中总是合理地选择这几个参数，使三极管在导通时为饱和导通。 3. 三极管的动态开关特性 与二极管一样，给三极管加上脉冲信号，三极管可能截止，也可能饱和导通，在两种状态之间相互转换时，其内部电荷有消散和建立的过程，即动态特性。 在图3.3.5(a)所示电路的输入端加入一个如图3.3.7(a)所示的输入电压，按照前面的分析，应得理想的集电极电流波形如图3.3.7(b)所示，实际的波形却如图3.3.7(c)所示，上升沿和下降沿均有延迟且变得缓慢。为描述其动态过程，引入如下4个开关参数： 延迟时间td——从输入信号uI正跳变的瞬间开始，到集电极电流iC上升至0.1ICS所需的时间； 上升时间tr——集电极电流iC从0.1ICS上升至0.9ICS所需的时间； 存储时间ts——从输入信号uI下跳变的瞬间开始，到集电极电流iC下降至0.9ICS所需的时间； 下降时间tf——集电极电流从0.9ICS下降至0.1ICS所需的时间。 td和tr之和称为开通时间ton，即ton=td+tr； ts和tf之和称为关闭时间toff，即toff=ts+tf。 图3.3.7三极管开关的动态特性 三极管的开通时间和关闭时间总称为三极管的开关时间，一般为几纳秒到几十纳秒。三极管的开关时间对电路的开关速度影响很大，开关时间越小，电路的开关速度越快。如果三极管的开关时间可与输入脉冲周期相比拟，则电路的输出波形明显变坏，甚至使输出的高低电平达不到规定值，而使开关电路不能正常工作。 3.3.2三极管非门电路 图3.3.8(a)是由三极管组成的非门电路。仍设输入信号为+5V或0V，则此电路只有以下两种工作情况： (1) uA=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以三极管处于截止状态，uL=VCC=5V。 (2) uA=5V。此时三极管的发射结正偏，只要合理选择电路参数，使其满足饱和条件iB＞IBS，则三极管工作于饱和导通状态，uL=UCES≈0V(0.3V)。 把上述分析结果列入表3.3.2中，此电路满足非运算的逻辑关系，其逻辑真值表如表3.3.3所示，图3.3.8(b)为它的逻辑符号。 图3.3.8三极管非门 表3.3.2非门输入输出电压的关系 uA/V uL/V 0 5 5 0 表3.3.3非逻辑真值表 A L 0 1 1 0 3.3.3二极管和三极管组成的与非门电路 二极管与门和或门电路虽然结构简单，但是不实用。因为当信号通过门电路时，二极管的正向压降将引起信号电平的偏离，特别是在多级门电路串接使用时，容易导致错误的逻辑值。例如在图3.3.9所给出的两级二极管与门电路中，当第一级输入信号为0V时，由于二极管的正向压降(硅管为0.7V)，经过一个与门后输出变成0.7V，经过两个与门变成了1.4V。这样，串接的级数越多，低电平偏离标准数值就越远，将导致逻辑上的错误。同时，二极管门的带负载能力也很差。为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除在串接时产生的电平偏离，并提高带负载能力。 图3.3.9两级二极管与门串接使用的情况 图3.3.10所示是由三输入端的二极管与门和三极管非门组合而成的与非门电路，其中做两处必要的改进： 一是将原来三极管非门电路中的电阻RB换成两个二极管D4和D5，作用是提高输入低电平的抗干扰能力，即当输入低电平有波动时，保证三极管可靠截止，以输出高电平； 二是增加了R1，目的是当三极管从饱和向截止转换时，给基区存储电荷提供一个泄放回路。 图3.3.10DTL与非门电路 该电路的逻辑关系为： (1) 当三输入端A、B、C接高电平时(即uA=uB=uC=5V)，二极管D1～D3都截止，而D4、D5和T导通，则uP≈0.7×3≈2.1V。合理选择R1及RC，使三极管饱和，则uL=UCES≈0.3V，即输出低电平。 (2) 在A、B、C中只要有一个接低电平0.3V时，则阴极接低电平的二极管导通，由于二极管正向导通时的钳位作用，uP≈1V，从而使D4、D5和T都截止，uL=VCC=5V，即输出高电平。可见该电路满足与非逻辑关系，即 L= A·B·C 把一个电路中的所有元件，包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上，封装在一个管壳内，就是集成电路。图3.3.10是早期的简单集成与非门电路，称为二极管三极管逻辑门电路，简称DTL电路。 3.4TTL逻辑门电路 TTL电路是由DTL电路改进而来的，其输入级和输出级都采用三极管，所以称为三极管三极管逻辑电路，简称TTL电路。 3.4.1TTL与非门的基本结构及工作原理 1. TTL与非门的基本结构 TTL与非门的电路结构如图3.4.1所示，与图3.3.10所示的DTL与非门电路相比较，做了以下几方面的改进。 图3.4.1TTL与非门电路图 第一，注意到DTL电路中的Dl、D2、D3、D4的阳极是相连的，如图3.4.2(a)所示。我们可用集成工艺将它们制成一个多发射极三极管，如图3.4.2(b)所示。这样它既是4个PN结，不改变原来的逻辑关系，又具有三极管的特性。一旦满足放大的外部条件，就具有放大作用，为T2从饱和到截止提供足够大的反向基极电流，从而大大提高了T2的关闭速度。这一级称为输入级。 图3.4.2TTL与非门输入级的由来 第二，将二极管D5改换成三极管T2。这样T2的发射结代替了D5，逻辑关系不变，同时在电路的开通过程中利用T2的放大作用，为输出管T3提供较大的基极电流，加速了T3的导通。另外T2和电阻RC2、RE2组成的电路可将T2的单端输入信号转换为互补的双端输出信号uC2和uE2，分别驱动T4管和T3管。这一级称为中间级。 第三，为了提高输出级的带负载能力，将图3.3.10中三极管的集电极负载电阻RC换成由三极管T4、二极管D和RC4组成的有源负载。在正常工作时，T3和T4总是轮流导通。当输出低电平时，T3饱和导通，T4截止。这时，电路的输出电阻为T3的饱和电阻，因为该电阻较小，所以带负载能力较强。而且由于T4截止，T3的集电极电流可以全部用来驱动负载； 当输出高电平时，T3截止，T4导通。由于T4组成射极输出器，输出阻抗很小，所以带负载能力也较强。T3、T4的这种结构，称为推拉式输出级或推挽式输出级，这种结构有利于提高开关速度(见本节3.TTL与非门提高工作速度的原理)和带负载能力。 2. TTL与非门的工作原理 图3.4.1所示电路的输出高、低电平分别为3.6V和0.3V，所以在下面的分析中假设输入高、低电平也分别为3.6V和0.3V。 1) 输入全为高电平 当三输入端A、B、C全接高电平3.6V时，T1的三个发射结都不可能导通，如若导通，则有uB1=3.6+0.7=4.3V，4.3V的电压足以使T1的集电结和T2、T3的发射结这三个串联的PN结导通。而这三个PN结一旦导通，由于钳位作用，uB1=0.7×3=2.1V，从而使T1的发射结因反偏而截止。所以，此时T2、T3导通，且饱和导通。 由于T3饱和导通，输出电压uL=UCES3≈0.3V。这时uE2=uB3=0.7V，而UCES2=0.3V，故有uC2=uE2+ UCES2=1V。1V的电压作用于T4的基极，使T4和二极管D都截止。 将上述分析的电路中各个三极管的工作情况及各点电位标示于图3.4.3中，可见它实现了与非门的逻辑功能之一： 输入全为高电平时，输出为低电平。T2、T3导通，T4和D截止，输出为低电平，通常称与非门的这种状态为开门状态。 图3.4.3输入全为高电平时的工作情况 2) 输入中有低电平 当某个输入端接低电平0.3V时，该发射结导通，T1的基极电位被钳位到uB1=1V。而此时，要使T1的集电结和T2的发射结这两个串联的PN结导通，需要uB1=0.7×2=1.4V，要使T3的发射结也同时导通，需要uB1=0.7×3=2.1V。显然，这两个条件都不具备，所以T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以uB4≈VCC=5V，使T4和D导通，则uL≈VCC -UBE4 -UD=5 - 0.7 - 0.7=3.6V。 将上述分析的电路中各个管子的工作情况及各点电位标示于图3.4.4中，可见它实现了与非门的逻辑功能的另一种情况： 输入有低电平时，输出为高电平。T2、T3截止，T4和D导通，输出为高电平，通常称与非门的这种状态为关门状态。 综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。 图3.4.4输入有低电平时的工作情况 3. TTL与非门提高工作速度的原理 影响TTL门电路工作速度的因素主要有两方面： 一是三极管本身存储电荷的注入和消散； 二是PN结寄生电容和负载电容的充放电。TTL与非门具有较高的工作速度，原因如下： (1) 采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平，电路中各个管子的工作情况及各点电位如图3.4.5所示。在这种情况下，电路的某一输入端突然由高电平(3.6V)变为低电平(0.3V)，T1的一个发射结导通，uB1变为1V。由于T2、T3原来是饱和的，基区中的超量存储电荷还来不及消散，uB2仍维持1.4V。在这个瞬间，T1为发射结正偏，集电结反偏，如图3.4.5所示，正好满足了放大条件，工作于放大状态，其基极电流iB1=(VCC -uB1)/RB1，集电极电流iC1=β1iB1。这个较大的集电极电流iC1正好是T2的反向基极电流iB2，可将T2的存储电荷快速抽走，促使T2迅速截止。T2迅速截止又使T4迅速导通，而T4的导通加大了T3的集电极电流，使T3的超量存储电荷从集电极快速消散而达到截止。 图3.4.5多发射极三极管消散T2存储电荷的过程 (2) 采用了推拉式输出级，输出阻抗比较小，若输出端接电容负载时，可迅速给负载电容充放电。输出接有负载电容CL的情况如图3.4.6所示。当输出由低变高时，T3截止，T4导通，T4为射极输出器，输出电阻小，可使CL迅速充电，故上升沿好。当输出由高变低时，T3饱和，等效小电阻，CL通过T3的饱和电阻放电也很快，故下降沿也好。 图3.4.6推拉式输出级给负载电容充放电 3.4.2TTL与非门的电压传输特性 1. 电压传输特性曲线 电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即uO=f(uI)，它反映电路的静态特性，其测试方法如图3.4.7所示。当输入电压从0V逐步增加到+5V时，测得的与非门的电压传输特性曲线如图3.4.8所示，其曲线可以分成4个区域来描述。 图3.4.7电压传输特性的测试方法 图3.4.8TTL与非门的电压传输特性 1) AB段(截止区) 在这段中输入电压uI很低，T1处于深饱和状态(设深饱和压降UCES1=0.1V)，T2、T3截止，T4、D导通，输出电压uO=3.6V基本保持恒定。这时T2的基极电位uB2＝uI+UCES1，随着uI的增加，uB2也在增加； 当uB2＝0.7V时(这时uI=uB2- UCES1=0.7V-0.1V=0.6V)，T2开始导通，导通以后由于有了iC2，使得RC2上的压降增大，uO开始下降。所以B点横坐标uI(B)＝0.6V。B点就是T2开始导通的点。 2) BC段(线性区) uI＞0.6V，即过了B点以后，T2导通。在这段区间，T1仍处于饱和状态，T2处于放大状态。因为uB2＜1.4V，uB3＜0.7V，故T3仍截止； T4、D仍导通。随着uI的增加，uB2增加，iC2增加，uC2下降，uO下降。因这段曲线近似线性变化，故称为线性区。 当输入电压uI增加到1.3V时，uB2=1.4V，uE2＝0.7V，T3开始导通。C点就是T3开始导通的点。 3) CD段(过渡区) 当uE2上升到0.7V时，T3开始导通，并且随着uI的增加由导通转变到饱和，输出电压急剧下降。CD段就是电路由输出高电平转换为低电平的阶段，因此称为过渡区或转折区。D点坐标为(1.4, 0.3)，即uI(D)≈1.4V，uO(D)≈0.3V。 本段由于T2、T3、T4都处于放大状态，uI的微小增加都会使T2的电流迅速增加，从而使T3的电流迅速增加，使T3迅速进入饱和区，所以曲线很陡。 4) DE段(饱和区) T3进入饱和以后，uI再增加，uO无明显变化，但电路内部过程尚未完全结束。随着uI继续升高，T1管转为倒置工作，T1的基流完全注入T2，使T2进入饱和，uC2下降为1V，T4、D截止，电路进入输出低电平的稳定状态。 2. 几个重要参数 根据电压传输特性曲线，TTL门电路具有以下几个重要参数。 (1) 输出高电平电压UOH。UOH的理论值为3.6V，产品规定输出高电压的最小值UOH(min)=2.4V，即大于2.4V的输出电压就可称为输出高电压UOH。 图3.4.9输出高低电平的 电压范围 (2) 输出低电平电压UOL。UOL的理论值为0.3V，产品规定输出低电压的最大值UOL(max)=0.4V，即小于0.4V的输出电压就可称为输出低电压UOL。 由上述规定可以看出，TTL门电路的输出高、低电压都不是一个值，而是一个范围，如图3.4.9所示。 (3) 关门电平电压UOFF。UOFF是指输出电压下降到UOH(min)时对应的输入电压。显然只要uI＜UOFF，uO就是高电压，与非门一直处于关门状态，所以UOFF就是输入低电压的最大值，在产品手册中常称为输入低电平电压，用UIL(max)表示。从图3.4.8所示的电压传输特性曲线看，UIL(max)(UOFF)≈1.3V，产品规定UIL(max)=0.8V。 (4) 开门电平电压UON。UON是指输出电压下降到UOL(max)时对应的输入电压。显然只要uI＞UON，uO就是低电压，与非门一直处于开门状态，所以UON就是输入高电压的最小值，在产品手册中常称为输入高电平电压，用UIH(min)表示。从图3.4.8所示的电压传输特性曲线看，UIH(min)(UON)略大于1.3V，产品规定UIH(min)=2V。 (5) 阈值电压UTH。UTH是指电压传输特性的过渡区所对应的输入电压，即决定输出高、低电平的分界线。从图3.4.8所示的电压传输特性曲线看，UTH的值界于UOFF与UON之间，而UOFF与UON的实际值又差别不大，所以，在实际使用时常近似为UTH≈UOFF≈UON。在近似分析和估算时，可以认为： 当uI＜UTH时，与非门关门，输出高电平； 当uI＞UTH时，与非门开门，若输入端都接高电平则输出低电平。UTH又常被形象化地称为门槛电压。UTH的值为1.3～1.4V。 3. 输入噪声容限 前面提到TTL门电路的输出高、低电平电压不是一个值，而是一个范围。通过电压传输特性可知，与之相对应的，它的输入高、低电平电压也有一个范围，即它的输入信号允许一定的容差，称为输入噪声容限，简称噪声容限。在数字电路中，即使有噪声干扰电压出现在输入端，叠加在输入信号的高、低电平上，只要噪声电压的幅度不超过噪声容限，输出端的逻辑状态就不会受到影响。 在实际应用中总是由若干个门电路组成一个数字系统，前一个门电路的输出电压就是后一个门电路的输入电压。在图3.4.10中，若G1输出低电压，则G2输入也为低电压，输出为高电压。如果由于某种干扰，在叠加干扰电压后使G2的输入低电压高于G1输出低电压的最大值UOL(max)，从图3.4.8所示的电压传输特性曲线看，只要这个值不大于UOFF，G2的输出电压仍大于UOH(min)，即逻辑关系仍是正确的。因此在输入低电压时，把关门电压UOFF 与UOL(max)之差称为低电平噪声容限，用UNL表示，即 UNL＝UOFF-UOL(max)＝0.8-0.4＝0.4V 图3.4.10噪声容限示意图 若G1输出为高电压，则G2输入也为高电压，输出低电压。如果由于某种干扰，在叠加干扰电压后使G2的输入高电压低于G1输出高电压的最小值UOH(min)，从图3.4.8所示的电压传输特性曲线看，只要这个值不小于UON，G2的输出电压仍小于UOL(max)，逻辑关系仍是正确的。因此在输入高电压时，把UOH(min)与开门电压UON之差称为高电平噪声容限，用UNH表示，即 UNH＝UOH(min)-UON＝2.4-2.0＝0.4V 噪声容限表示门电路的抗干扰能力。UNL是输入低电平时最大允许的干扰电压，UNH是输入高电平时最大允许的干扰电压。显然，噪声容限越大，电路的抗干扰能力越强。 3.4.3TTL与非门的静态输入和输出特性 1. 输入伏安特性 反映输入电压uI与电流iI之间关系的曲线称为输入伏安特性曲线，简称输入伏安特性。当输入电压变化时，测得的与非门的输入伏安特性曲线如图3.4.11所示，下面进行详细分析。 1) 输入端接低电平 当门电路的输入端uI接低电平0.3V时，从门电路输入端流出的电流称为输入低电平电流IIL，如图3.4.12所示。可以算出 IIL=-VCC-UBE1-uIRB1 =-1(mA)(3.4.1) 当uI=0时的输入电流称为输入短路电流IIS。显然，从数值上比较，IIS比IIL略大一点，在做近似分析计算时，常用IIS近似代替IIL使用，产品规定IIL＜1.6mA。 图3.4.11输入伏安特性 图3.4.12输入低电平电流IIL 2) 输入端接高电平 当门电路的输入端接高电平时，流入输入端的电流称为输入高电平电流IIH。对于多输入端的与非门来说，有以下两种情况。 （1） 与非门一个输入端(如A端)接高电平，其他输入端接低电平，如图3.4.13(a)所示。这时，T1的B端或C端发射结正偏，A端发射结反偏，B端和C端发射结与A端发射结组成NPN寄生三极管，A端为寄生三极管的集电极。这时IIH=βpIB1，βp为寄生三极管的电流放大系数。 （2） 与非门的输入端全接高电平，如图3.4.13(b)所示。这时，T1的发射结反偏，集电结正偏，工作于倒置的放大状态。这时IIH=βiIB1，βi为倒置放大的电流放大系数。 图3.4.13输入高电平电流IIH 由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定IIH＜40μA。 3) 输入电压在高电平和低电平之间 输入电压介于高、低电平之间时，电路的工作情况比较复杂，但这种情况只发生在输入信号的电平转换过程中，是转瞬即逝的，因此不做详细分析。 2. 输入端负载特性 在实际应用中，加在门电路输入端的信号源、仪器仪表常常是有内阻或等效电阻的，有时也需要在输入端与地之间接入电阻。反映接在门电路输入端电阻Ri两端的电压uI和Ri阻值之间关系的曲线，称为输入端负载特性曲线，简称输入端负载特性。将与非门的一个输入端接uI，其他输入端接高电平，其测试电路如图3.4.14(a)所示。 图3.4.14TTL与非门的输入端负载特性 1) 关门电阻Roff 当Ri=0时，输入端接地，即uI=0，门电路输出高电平。Ri逐渐增大，因为输入端电流流出T1管后流过Ri，这就必然会在Ri上产生压降而形成输入端电压uI，而且，Ri越大，uI也越大。若uI≤UIL(max)(0.8V)，则与非门一直处于关门状态。当uI=UIL(max)=0.8V时，有 uI=VCC-UBE1Ri+RB1×Ri=0.8V(3.4.2) 因此可以求得此时对应的电阻Ri，称为关门电阻Roff，即Roff≈0.91kΩ。 实际应用中，只要Ri≤Roff，该输入端相当于接低电平，与非门处于关门状态，输出为高电平。Roff的大小与逻辑门内部元件参数有关，不同系列的逻辑门有所差别，通常选取Roff=0.7kΩ。 2) 开门电阻Ron 当Ri继续增大使得uI上升到1.4V时，T1的集电结和T2、T3的发射结导通，并将uB1钳位在2.1V，因此，Ri再增大，uI也不会再升高了，特性曲线趋近于uI=1.4V的一条水平线，如图3.4.14(b)所示。 当uI=1.4V时，有 uI=VCC-UBE1Ri+RB1×Ri=1.4V(3.4.3) 因此可求得此时对应的电阻Ri，称为开门电阻Ron，即Ron≈1.93kΩ。 实际应用中，只要Ri≥Ron，该输入端相当于接高电平，与非门处于开门状态，输出为低电平。Ron的大小同样与逻辑门内部元件参数有关，不同系列的逻辑门会有差别，通常选取Ron=2.5kΩ。 需要注意的是，若输入端悬空，即Ri为无穷大，则该输入端相当于接高电平。 3. 输出特性 在数字系统中，门电路的输出端一般都要与其他门电路的输入端相连，如图3.4.15所示，称为带负载。在图3.4.15中，G1,G2,…,GN都 图3.4.15门电路带负载 的情况 是G0的负载，G1,G2,…,GN称为负载门，G0称为驱动门。带上负载以后，会对驱动门的电路特性有什么影响？一个门电路最多允许带几个同类的负载门？这就需要对门电路的输出特性有清晰的了解。 反映驱动门输出电压uO与输出电流iO之间关系的曲线，称为输出特性曲线，简称输出特性，也称为输出负载特性。 1) 输出低电平 当驱动门输出低电平时，驱动门的T4、D截止，T3导通。这时有电流从负载门的输入端灌入驱动门的T3管，“灌电流”由此得名。此时的灌电流，即驱动门的输出电流iO，其来源是负载门的输入低电平电流IIL，如图3.4.16所示，很显然，负载门的个数增加，iO增大。iO增大，即T3管集电极电流iC3增加，当iC3＞βiB3时，T3脱离饱和，输出电压uO增大，输出特性如图3.4.17所示，前面提到过输出低电平不得高于UOL(max)=0.4V。因此，把输出低电平时允许灌入输出端的电流定义为输出低电平电流IOL，这是门电路的一个参数，产品规定IOL=16mA。由此可得，输出低电平时所能驱动同类门的个数为 NOL=IOLIIL(3.4.4) NOL称为输出低电平时的扇出系数。 图3.4.16带灌电流负载 图3.4.17TTL与非门低电平输出特性 2) 输出高电平 当驱动门输出高电平时，驱动门的T4、D导通，T3截止。这时有电流从驱动门的T4、D拉出而流至负载门的输入端，“拉电流”由此得名。此时的拉电流，即驱动门的输出电流iO，是驱动门T4的发射极电流iE4，同时又是负载门的输入高电平电流IIH，如图3.4.18所示，所以负载门的个数增加，拉电流增大，即驱动门的T4管发射极电流iE4增加，RC4上的压降增加，当iE4增加到一定的数值时，T4进入饱和，输出高电平降低，输出特性如图3.4.19所示，前面提到过输出高电平不得低于UOH(min)=2.4V。因此，把输出高电平时允许拉出驱动门的电流定义为输出高电平电流IOH，这也是门电路的一个参数，产品规定IOH=0.4mA。由此可得出，输出高电平时所能驱动同类门的个数为 NOH=IOHIIH(3.4.5) NOH称为输出高电平时的扇出系数。 图3.4.18带拉电流负载 图3.4.19带拉电流负载 一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。在实际应用中，逻辑门生产商提供的数据表无扇出系数，必须通过计算或实验得出。 例3.4.1已知74LS系列TTL门，IOH=IOL=4mA，IIH=0.02mA，IIL=0.4mA，求其扇出系数。 解： 由已知数据可求得： NOH=40.02=200，NOL=40.4=10。 因此，TTL门扇出系数NO=10。 3.4.4TTL与非门的动态特性 1. TTL与非门传输延迟时间tpd 当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图3.4.20所示。定义以下两个延迟时间： 图3.4.20TTL与非门的传输时间 (1) 导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间； (2) 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd是tPHL和tPLH的平均值，即 tpd=tPLH+tPHL2(3.4.6) tpd是反映门电路开关速度的参数，一般为几纳秒～十几纳秒。 2. 电源的动态尖峰电流 1) 电源静态电流 TTL逻辑门输出低电平或高电平时的电源提供电流是稳定不变的，称为电源提供的静态电流，简称电源静态电流。TTL与非门输出低电平时，如图3.4.21所示，电源静态电流ICCL由T1基极电流IR1和T2集电极电流IR2两部分组成。由电路中的参数可求得 IR1=VCC-UB1RB1=5-2.14=0.725mA(3.4.7) IR2=VCC-UC2RB1=5-11.6=2.5mA(3.4.8) ICCL=IR1+IR2=3.225mA(3.4.9) 图3.4.21输出低电平时的静态电流 TTL与非门输出高电平时，如图3.4.22所示，空载时，由于流过T4没有电流，因此，电源静态电流ICCH等于IR1。由电路中的参数可求得 ICCH=IR1=VCC-UB1RB1=5-14=1mA(3.4.10) 图3.4.22输出高电平时的静态电流 通过上述分析可知，TTL与非门的电源静态电流在输出低电平时比输出高电平时要大些。电源平均电流是基于输出波形的占空比为50%(输出高、低电平各占一半时间)而计算的，因此，电源平均电流ICCAV为 ICCAV=12(ICCL+ICCH)≈2.11mA(3.4.11) 通常情况下，生产商的数据表会给出输出低电平状态下的供电电流ICCL和输出高电平状态下的供电电流ICCH，读者可以根据芯片型号查阅数据表，从而对逻辑门的静态功耗和电源容量等参数进行近似估算。 2) 电源动态电流 在动态情况下，其过程比较复杂，包括输出由低电平翻转为高电平和输出由高电平翻转为低电平两种情况。在输出由低电平翻转为高电平的过渡过程中，由于T3原来处于深度饱和状态，所以T4的导通必然先于T3的截止，这样就出现了短时间内T3和T4同时导通的状态，有很大的瞬间电流流经T3和T4，使电源电流出现尖峰脉冲，如图3.4.23和图3.4.24所示。 图3.4.23电源动态电流 图3.4.24输出高电平时的静态电流 由图3.4.24可知，如果在uI从高电平翻转为低电平的瞬间，T3尚未脱离饱和状态，而T4已饱和导通，则电源电流的最大瞬时值ICCM为 ICCM=iR1+iR2+iR4=5-14000+5-0.7-0.7-0.31600+5-0.3-0.7-0.3130≈31.524mA(3.4.12) 由此可见，与静态电流相比，电源动态尖峰电流比较大，这将使电源提供的平均电流增大，而且，从图3.4.23可知，输入信号频率越高、门电路的截止延迟时间tPLH越长，平均电流越大，在计算电源容量时需要注意这一点。 从图3.4.23还可以看到，在输出由高电平翻转为低电平的过渡过程中也有一个比较小的电源尖峰电流产生，那也是因为T3和T4同时导通所致，但由于T4导通时一般工作在放大状态而非饱和状态，能够较快地进入截止状态，因此T3和T4同时导通的时间极短，不可能产生较大的瞬态电源电流，可以忽略其影响。 若将uI从高电平翻转为低电平时产生的电源动态电流近似为一个三角形，并认为尖峰电流的持续时间近似为截止延迟时间tPLH，则可以求得一个周期内尖峰电流的平均值IPAV为 IPAV=12(ICCM-ICCL)tPLHT=12f(ICCM-ICCL)tPLH(3.4.13) 式中，T、f分别是输入信号uI的周期和频率。 由此可知，若考虑动态情况，电源平均电流ICCAV应为 ICCAV=12(ICCL+ICCH)+12f(ICCM-ICCL)tPLH(3.4.14) 3. 功耗 功耗是指电路在工作时单位时间所消耗的能量。逻辑门的功耗是电源电压与平均供电电流的积。TTL门的功耗分为静态功耗和动态功耗。 静态功耗通常是指TTL门空载时的功耗，对于与非门有两种情况，一种是输出低电平时的功耗，另一种是输出高电平时的功耗。这两种情况的功耗显然是不一样的，分别为用PL和PH表示。 若TTL与非门输出为低电平，由式（3.4.9）求得ICCL，则TTL门的功耗PL为 PL=VCCICCL=5×3.225=16.125mW(3.4.15) 若TTL与非门输出为高电平，空载时，由式（3.4.10）求得ICCH，则TTL门的功耗PH为 PH=VCCICCH=5×1=5mW(3.4.16) 由此可知，TTL与非门输出低电平时的功耗比输出高电平时的功耗大。若按式（3.4.11）求得电源平均电流ICCAV近似为2.11mA，因此，TTL与非门的静态功耗PS为 PS=VCCICCAV≈10.55mW(3.4.17) 所谓动态功耗是指TTL门输出电平由低电平到高电平或者由高电平到低电平翻转时所产生的功耗。动态情况下，由于动态尖峰电流的存在使得电源平均电流增大，因此TTL门功耗增大。由式（3.4.13）求得IPAV，则TTL与非门的动态功耗PD为 PD=VCCIPAV=12VCCf(ICCM-ICCL)tPLH(3.4.18) 显然，动态功耗随着工作频率的增大而增大。当TTL门高速工作时，动态功耗占主要地位。 例3.4.2若74系列TTL与非门的电路结构如图3.4.1所示，截止延迟时间tPLH=10ns，输入脉冲信号(占空比为50%)的频率为5MHz，试求考虑动态情况下的电源平均电流和TTL门的功耗。 解： 由式（3.4.14）求得 ICCAV=2.11+12×5×106×(31.524-3.225)×10×10-9≈2.82mA 因此,TTL门的功耗为 P=VCCICCAV=5×2.82=14.1mW 由式（3.4.17）求得静态功耗为10.55mW，可以看出，在动态情况下，TTL门的功耗增加较大。 4. 延时功耗积 延时功耗积(Delay Power Product，DPP)又称功耗延时积，是一个用来衡量逻辑电路性能的综合参数，它同时考虑到传输延迟时间和功耗，特别适用于比较TTL门与CMOS的性能。延时功耗积越小，电路的综合性能越好。 逻辑门的DPP是传输延迟时间tpd与功耗P的积，可以用能量单位焦耳(J)表示，公式为 DPP＝tpd·P(3.4.19) 例3.4.3已知某个门的传输延迟时间为10ns，ICCH=1mA，ICCL=2.5mA，直流电源电压为5V，忽略动态功耗，求该门的延时功耗积。 解： P=VCC12(ICCL+ICCH)=5×1.75=8.75mW DPP=10×8.75=87.5pJ 3.4.5其他类型的TTL门电路 在TTL与非门的基础上稍作改动就可得到其他逻辑功能的门电路。 1. 非门 将TTL与非门电路中的T1管改为一个发射极就成为TTL非门电路，如图3.4.25所示。很容易验证该电路实现非逻辑关系，即L=。 图3.4.25TTL非门电路 2. 或非门 TTL或非门电路如图3.4.26所示。图中T1B、T2B、R1B组成的部分与T1A、T2A、R1A组成的部分完全相同。A、B两输入端中只要有一个为高电平，T2A或T2B饱和导通，使T3也饱和导通，输出L为低电平； 只有当A、B两输入端都为低电平时，T2A和T2B都截止，使T3也截止，输出L为高电平。所以，该电路实现或非功能，即L=A+B。 图3.4.26TTL或非门电路 3. 与或非门 将图3.4.26所示TTL或非门电路中的T1A和T1B都换成多发射极三极管就成为与或非门电路，如图3.4.27所示。用前面介绍的与非门和或非门的分析方法，不难分析该电路实现与或非功能，即L=A1·A2+B1·B2。 图3.4.27TTL与或非门电路 4. 集电极开路门 在工程应用中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通TTL门电路的输出结构决定了它不能进行线与。如果将G1、G2两个TTL与非门的输出直接连接起来，如图3.4.28所示，当G1输出为高，G2输出为低时，从G1的电源VCC通过G1的T4、D到G2的T3，形成一个低阻通路，产生很大的电流，输出既不是高电平也不是低电平，逻辑功能将被破坏，还可能烧毁器件。所以普通的TTL门电路是不能进行线与的。 为此，专门生产了一种可以进行线与的门电路——集电极开路门，简称OC门(Open Collector)。它与一般TTL与非门相比较就是去掉了T4、RC4和D，即T3的集电极开路，如图3.4.29(a)所示，图3.4.29(b)是它的逻辑符号。由于T3的集电极开路，使用时必须外接一个上拉电阻RP至电源。 图3.4.28普通的TTL门电路输出并联使用 图3.4.29OC门 OC门主要有以下几方面的应用。 1) 实现线与 两个OC门实现线与时的电路如图3.4.30所示，显然，只有当两个OC门都输出高电平时，L才为高电平。此时的逻辑关系为 图3.4.30实现线与电路 L=L1·L2= AB·CD 即在输出线上实现了与运算。 在使用OC门进行线与时，外接上拉电阻RP的选择非常重要，只有RP选择得当，才能保证OC门输出满足要求的高电平和低电平。假定有n个OC门的输出端并联，后面接m个普通的TTL与非门作为负载，如图3.4.31所示，则RP的选择按以下两种极限情况考虑。 当所有的OC门都截止时，输出uO应为高电平，如图3.4.31(a)所示。这时RP不能太大，如果RP太大，则其压降太大，输出高电平就会太低。因此当RP为最大值时要保证输出电压为UOH(min)，由 VCC-UOH(min)=m′·IIH·RP(max) 得 RP(max)=VCC-UOH(min)m′IIH 式中，UOH(min)是OC门输出高电平的下限值，IIH是负载门的输入高电平电流，m′是负载门输入端的个数(不是负载门的个数)。OC门中的T3管都截止，可以认为没有电流流入OC门。 图3.4.31外接上拉电阻RP的选择 当OC门中至少有一个导通时，输出uO应为低电平。考虑极限情况，即只有一个OC门导通，如图3.4.31(b)所示。这时RP不能太小，如果RP太小，则灌入导通的那个OC门的负载电流超过IOL，就会使OC门的T3管脱离饱和，导致输出低电平上升。因此当RP为最小值时要保证输出电压为UOL(max)，由 IOL=VCC-UOL(max)RP(min)+m·IIL 得 RP(min)=VCC-UOL(max)IOL-m·IIL 式中，UOL(max)是OC门输出低电平的上限值，IOL是OC门输出低电平电流，IIL是负载门的输入低电平电流，m是负载门的个数。 综合以上两种情况，RP可由下式确定： RP(min)＜RP＜RP(max) 一般情况下，RP应选1kΩ左右的电阻。如果希望电路延迟时间小一些，可以选择接近RP(min)的较小电阻； 如果希望电路功耗低一些，可以选择接近RP（max）的较大电阻。 2) 实现电平转换 在数字系统的接口部分(与外部设备相连接的地方)需要有电平转换时，常用OC门来完成。如图3.4.32所示，把上拉电阻接到10V电源上，这样在OC门输入普通的TTL电平，而输出高电平就可以变为10V。 3) 用作驱动器 可用OC门来驱动发光二极管、指示灯、继电器和脉冲变压器等。图3.4.33是用来驱动发光二极管的电路。 图3.4.32实现电平转换 图3.4.33驱动发光二极管 5. 三态输出门 1) 三态输出门的结构及工作原理。 三态输出门又称TSL门(Tristate Logic)，是指电路输出除了高电平、低电平两个状态以外，还有第三个状态，称为高阻态。图3.4.34是三态与 图3.4.34三态输出门 非门的电路图，它是在普通TTL与非门电路的基础上，增加一个非门G和二极管D1组成的。其中，EN为控制端，也称使能端，A、B为数据输入端，其工作原理如下。 当EN=0时，G输出为1，D1截止，与P端相连的T1的发射结也截止。三态门相当于一个正常的二输入端与非门，输出L=AB，称为正常工作状态。 当EN=1时，G输出为0，即uP=0.3V，一方面使D1导通，uC2=1V，T4、D截止； 另一方面使uB1=1V，T2、T3也截止。这时从输出端L看进去，对地和电源都相当于开路，呈现高阻，所以称这种状态为高阻态或禁止态。 这种EN=0时为正常工作状态的三态门称为低电平有效的三态门。如果将图3.4.34中的非门G去掉，则使能端EN=1时为正常工作状态，EN=0时为高阻状态，这种三态门称为高电平有效的三态门，将两种三态与非门的逻辑符号与逻辑功能列入表3.4.1中。 表3.4.1两种三态与非门逻辑符号与功能 有 效 电 平 逻 辑 符 号 逻 辑 功 能 低电平有效 EN=1 L为高阻态 EN=0 L=AB 高电平有效 EN=0 L为高阻态 EN=1 L=AB 2) 三态门的应用 三态门在计算机总线结构中有着广泛的应用。图3.4.35(a)为三态门组成的单向总线电路图。当EN1=1，EN2=EN3=0时，则G2、G3处于高阻状态，A1、B1输入数据按与非关系出现在总线上； 同理，当EN2=1，其他使能端为0时，则A2、B2输入数据按与非关系出现在总线上； 依此类推，这样就实现了信号的分时传送。 图3.4.35(b)为三态门组成的双向总线电路图。当EN为高电平时，G1正常工作，G2输出为高阻态，输入数据DI经G1反相后送到总线上； 当EN为低电平时，G2正常工作，G1输出为高阻态，总线上的数据DO经G2反相后输出O，这样就实现了信号的分时双向传送。 图3.4.35三态门组成的总线 3.4.6TTL集成逻辑门电路系列简介 1. TTL74系列简介 TTL集成门电路自20世纪60年代问世来，经过不断改进，较好地处理了速度与功耗之间的矛盾，至今仍是最流行的集成电路系列之一。TTL集成门电路分为54和74两大系列，54系列一般用于军品，其供电电压为4.5～5.5V，可在-55～+125℃的环境温度下工作； 74系列用于民品，其供电电压为4.75～5.25V，工作的环境温度为0～70℃。每个系列又分若干子系列，74系列各子系列及主要特点如表3.4.2所示。 表3.4.2TTL74系列各子系列及主要特点 TTL子系列 主 要 特 点 74系列 基本TTL系列，相当于我国的CT1000系列，为TTL集成电路的早期产品，属中速TTL器件。其平均传输延迟时间约为9ns，平均功耗约为10mW/门 74S系列 肖特基TTL系列，与我国的CT3000系列相对应。74S系列集成门的延迟时间缩短为3ns，但电路的平均功耗较大，约为19mW/门 74LS系列 低功耗肖特基系列，与我国CT4000系列相对应，采用了抗饱和三极管和有源泄放电路来提高工作速度，同时加大电路中电阻的阻值来降低电路的功耗，从而使电路既具有较高的工作速度，又有较低的平均功耗。其平均传输延迟时间为9.5ns，平均功耗约为2mW/门 74AS系列 先进肖特基系列，它是74S系列的后继产品，在74S系列的基础上大大降低了电路中的电阻阻值，从而提高了工作速度。其平均传输延迟时间为1.7ns，但平均功耗较大，约为8mW/门 74ALS系列 先进低功耗肖特基系列，是74LS系列的后继产品。在74LS系列的基础上通过增大电路中的电阻阻值、改进生产工艺和缩小内部器件的尺寸等措施，降低了电路的平均功耗，提高了工作速度。其平均传输延迟时间为4ns，平均功耗约为1.2mW/门 74F系列 高速TTL系列，采用了新的集成制造工艺，减少了器件之间的电容量，因此减少了平均传输延迟时间。其平均传输延迟时间为3ns，平均功耗约为6mW/门 2. TTL改进型电路举例——肖特基(74S)系列 下面以肖特基(74S)系列，介绍实际的TTL门电路与前面提到的原理电路有哪些区别和改进。图3.4.36为74S系列与非门的电路图。 (1) 输出级采用了达林顿结构，T4、T5组成复合管电路，降低了输出高电平时的输出电阻，有利于提高速度，也提高了负载能力。 (2) 采用了抗饱和三极管。由于三极管饱和越深，工作速度越慢，为了提高速度，应限制三极管的饱和深度，因此，采用了抗饱和三极管。抗饱和三极管是在普通三极管的基极和集电极之间并接一个肖特基二极管SBD，如图3.4.37(a)所示，图3.4.37(b)是它的符号。肖特基二极管是利用金属铝和N型硅半导体相接触形成的二极管，其特点是正向压降较低(只有0.4V左右)，且本身的电荷存储效应很小。所以当带有肖特基二极管的抗饱和三极管进入饱和，B、C极之间的电压下降到0.4V时，SBD便导通，一方面使B、C极之间的电压钳制在0.4V，另一方面分流了三极管的基极电流，有效地减轻了三极管的饱和深度。在74S系列电路中除了T4管(不工作在饱和状态)以外，其他的三极管都采用了这种抗饱和三极管，从而提高了工作速度。 图3.4.3674S系列与非门的电路 图3.4.37抗饱和三极管 (3) 用T6、RB6、RC6组成的“有源泄放电路”代替了原来的RE2。有源泄放电路的作用为： 当电路由截止转为导通时，T2先导通，由于RB6的存在，T2的发射极电流绝大部分流入T3的基极，使T3先于T6导通，从而缩短了开通时间。而在T3导通后，T6接着导通，分流了T3的基极电流，使T3不至于饱和太深，有利于缩短T3由导通向截止转换的时间。当电路由导通转为截止时，T2先截止，在T3还没有截止时， 图3.4.3874S00引脚排列图 uB3维持0.7V，T6仍导通，为T3基极存储电荷的泄放提供了低阻通路，加速了T3的截止，从而缩短了关闭时间。 另外输入端的三个二极管D1、D2、D3用于抑制输入端出现的负向干扰，起保护作用。 74S00是一种典型的TTL与非门器件，内部含有4个二输入端与非门，共有14个引脚，引脚排列如图3.4.38所示。 3. TTL74系列的性能比较 表3.4.3给出了TTL74系列的各子系列的主要参数的典型值。 表3.4.3TTL74系列各子系列的主要参数 主 要 参 数 74系列 74S系列 74LS系列 74AS系列 74ALS系列 74F系列 输出低电平电压UOL(max)/V0.40.50.50.50.50.5 输出高电平电压UOH(min)/V2.42.72.72.52.52.5 输入低电平电压UIL(max)/V0.80.80.80.80.80.8 输入高电平电压UIH(min)/V2.02.02.02.02.02.0 平均传输延迟时间tpd/ns939.51.743 平均功耗/mW1019281.26 延时功耗积/pJ90571913.64.818 最大时钟频率/MHz351254520070100 扇出系数NO102020402033 3.5MOS逻辑门电路 MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能力强，工艺简单，几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。目前，MOS电路特别是CMOS电路已超越TTL成为占统治地位的逻辑器件。在MOS电路中，以金属氧化物半导体场效应晶体管(MetalOxideSemiconductor Field Effect Transistor，简称MOSFET或MOS管)作为开关器件。 3.5.1MOS管的开关特性 MOS管按照所使用的半导体材料的极性不同，分为N沟道和P沟道两种，分别称为NMOS管和PMOS管。每一种又有增强型和耗尽型之分，所以MOS管有四大类： 增强型NMOS管、耗尽型NMOS管、增强型PMOS管、耗尽型PMOS管。 1. 增强型NMOS管的输出特性和转移特性 1) 增强型NMOS管的结构和工作原理 增强型NMOS管的结构如图3.5.1(a)所示，它以一块掺杂浓度较低的P型硅作衬底，采用扩散工艺在上面形成两个高掺杂浓度的N+区域，然后在上面覆盖一层很薄的二氧化硅保护层； 再从两个N+区域引出两个金属铝电极，分别为源极s(source)和漏极d(drain)，从二氧化硅的表面通过金属铝引出栅极g(gate)。从图3.5.1(a)中可以看出，栅极与源极、漏极和衬底均不接触，故称“绝缘栅极”，因此，MOS管又称为绝缘栅型场效应管。图3.5.1(b)、(c)分别是增强型NMOS管的标准符号和简化符号。衬底箭头的方向表示由衬底的P区指向沟道N区。 图3.5.1增强型NMOS管结构与符号 从图3.5.2(a)中可以看出，当NMOS管的栅极和源极短接时，栅源电压uGS=0。这时，源极与衬底以及漏极与衬底之间形成了两个背靠背的PN结。不管在漏源之间所加的电压极性如何，总有一个PN结处于反向截止状态，漏极电流iD=0，管子是不导通的。 在MOS管工作时，为防止有电流从衬底流向源极和导电沟道，通常将衬底和源极相连，或将衬底接到系统的最低电位点上。如果这时使漏极和源极之间的电压uDS=0，并在栅极和源极之间加上一个正电压uGS，这样将在二氧化硅保护层中产生一个垂直于半导体表面的由栅极指向P型衬底的电场。当这个电场较小时，它排斥P型衬底中的多数载流子空穴，使其远离两个N+区域； 同时在靠近电场的附近留下不能移动的负离子，形成耗尽层。这个电压增大，超过某一值时，由于绝缘层很薄，即使电压只有几伏，仍可使栅源电压uGS产生的电场达到105～106V/cm。这个电场继续排斥空穴，同时它又能够吸引大量的少数载流子电子到电场附近，在P型衬底的表面形成一个N型的薄层，称为反型层。反型层将漏源两个高浓度N+区域相连，构成这两个区域之间的导电沟道。如图3.5.2(b)所示。因为反型层是由正电场感应生成的，又称为感生沟道。 图3.5.2增强型NMOS管的工作原理 通常，将感生沟道开始形成的电压uGS称为开启电压UT。显然，栅源电压uGS越大，吸引的电子越多，感生沟道越厚，沟道电阻越小。这种在uGS足够大时才能形成感生沟道的MOS管，称为增强型MOS管。 当uGS≥UT时，如果在漏源之间加上一个电压uDS，将形成漏极电流iD。当uDS较小时，uDS稍有上升，iD就会迅速增大。iD流过感生沟道将会产生压降，使栅极与沟道中各点的压降不再相等，形成一个电位梯度。栅源之间的压降最大，就是uGS，感生沟道最厚。栅漏之间的压降最小，uGD=uGS-uDS，感生沟道最薄。整个感生沟道中的电子呈楔形分布，如图3.5.2(c)所示。 如果uDS增大到uGD=uGS-uDS=UT时，漏端的沟道开始消失，这种情况称为预夹断。如果uDS在此基础上继续增大，uGD=uGS-uDSUT。 MOS管是一种电压控制型器件，在它的栅极加上电压后，栅极几乎没有电流。因此，研究其输入特性曲线，也就是输入电压与输入电流之间的关系是没有意义的。通常，我们对其转移特性曲线进行研究。转移特性曲线表示以uDS为参变量，漏极电流iD与栅源电压uGS之间的关系，其表达式为 iD=f(uGS)uDS=常数(3.5.4) 图3.5.3(b)给出了N沟道增强型MOS管的转移特性曲线。这条转移特性曲线是在uDS=10V时作出的，由于在饱和区中，漏极电流的大小基本与漏源电压无关，因此，在uDS取其他值时得到的转移特性曲线与图中的曲线基本重合。 2. MOS管的四种类型 1) 增强型NMOS管 前面分析可知，增强型NMOS管采用P型衬底，导电沟道是N型的。在uGS=0时没有导电沟道，开启电压UT>0。工作时使用正电源，同时应将衬底接源极或接到系统的最低电位上。 2) 增强型PMOS管 如图3.5.4(a)所示，增强型PMOS管采用N型衬底，导电沟道是P型的。在uGS=0时没有导电沟道，只有在栅极上加足够大的负电压时，才能把N型衬底中的少数载流子——空穴吸引到栅极下面的衬底表面，形成P型的导电沟道，因此增强型PMOS管的开启电压为负值，即UT<0。这种MOS管工作时使用负电源，同时需要将衬底接源极或接至系统的最高电位上。图3.5.4(b)和(c)分别是PMOS管的标准符号和简化符号。 图3.5.4增强型PMOS管结构与符号 3) 耗尽型NMOS管 耗尽型NMOS管的结构形式与增强型NMOS管相同，都采用P型衬底，导电沟道也是N型的。所不同的是，在制造NMOS管的过程中，采用一定的工艺，在其栅极下面的二氧化硅绝缘层中掺杂了一定浓度的金属正离子，例如钠(Na)、钾(K)等。这些正离子将会产生正电场，即使在uGS=0时仍然会形成导电沟道，如果加上漏源电压就会产生漏极电流iD，当uGS为正值时，导电沟道变宽，iD增大； 当uGS为负值时，导电沟道变窄，iD减小。当uGS小于某一个负值时，iD=0，导电沟道消失，这个临界的负电压是导电沟道开始消失的电压，称为耗尽型NMOS管的夹断电压UP。 4) 耗尽型PMOS管 耗尽型PMOS管的结构形式与增强型PMOS管相同，都采用N型衬底，导电沟道也是P型的。所不同的是，通过在栅极下面的二氧化硅绝缘层中掺杂一定浓度的负离子，耗尽型PMOS管在uGS=0时已经形成导电沟道，当uGS为负值时，导电沟道变宽，iD的绝对值增大； 当uGS为正值时，导电沟道变窄，iD的绝对值减小。当uGS大于某个正值时，iD=0，导电沟道消失，这个临界的正电压称为耗尽型PMOS管的夹断电压UP。 为了便于学习和比较，四种类型MOS管的符号、特点及特性曲线总结如表3.5.1所示。 表3.5.1四种类型MOS管比较 MOS管类型 增强型NMOS管 增强型PMOS管 耗尽型NMOS管 耗尽型PMOS管 标准符号 续表 MOS管类型 增强型NMOS管 增强型PMOS管 耗尽型NMOS管 耗尽型PMOS管 简化符号 衬底类型 P型 N型 P型 N型 导电 沟道 沟道类型 N型 P型 N型 P型 uGS=0 无导电沟道 有导电沟道 开启电压UT 夹断电压UP UT>0 UT<0 UP<0 UP>0 输出特性 转移特性 3. MOS管的静态开关特性 图3.5.5(a)是由NMOS管组成的简单的开关电路。当uI=uGSUT时，且uDS较大，则MOS管工作在饱和区，随着uI增大，iD增大，uO不断减小。这时电路工作在放大状态。 当uI继续增大，MOS管的导通电阻RON变得很小，只要电阻RD远远大于RON，输出uO即为高电平UOL，且UOL≈0。这时MOS管工作在可变电阻区，MOS管的d、s间就相当于一个闭合的开关。 可见，只要选择合适的电路参数，就可以保证输入uI为低电平时，MOS管截止，输出uO为高电平； 而输入uI为高电平时，MOS管导通，输出uO为低电平。对于图3.5.5(a)所示的开关电路，NMOS管的工作状态和特点总结如表3.5.2所示。 表3.5.2NMOS管三种工作状态的特点 工作状态（工作区） 截止区 饱和区(恒流区) 可变电阻区 电压判断条件 uGSUT 工作特点 沟道情况 漏极、源极间无导电沟道 漏极、源极间有导电沟道，且沟道有夹断 漏极、源极间有导电沟道，且沟道无夹断 电流情况(源极电流iG，漏极电流iD) iG=0 iD≈0 iG=0 iD=f(uGS) iG=0 iD>0 漏极、源极间电阻 ROFF≈∞ RON很大 RON很小，通常小于1kΩ，甚至小于10Ω 近似等效电路 d、s间开关作用 相当于开关断开 相当于开关闭合 由PMOS管同样可以构成开关电路，图3.5.5(b)为由增强型PMOS管组成的简单的开关电路。从图中可以看出，当uI=0V时，MOS管不导通，输出uO为低电平UOL。由于RD远远小于MOS管截止时d、s之间的电阻ROFF，因此UOL≈―VDD。当uI8V时，TP截止，TN导通，输出uO=0V。 可见两管在uI=VDD/2处转换状态，所以CMOS门电路的阈值电压(或称门槛电压)VTH=VDD/2。从图3.5.11中的曲线还可以看到，输出状态转换时的变化率很大，更接近于理想的开关特性。 与TTL电路参数相比，CMOS门电路主要参数如下。 (1) 输出高电平电压UOH。UOH的理论值为电源电压VDD，UOH(min)=0.9VDD。 (2) 输出低电平电压UOL。UOL的理论值为0V，UOL(max)=0.01VDD。所以CMOS门电路的逻辑摆幅(即高、低电平之差)较大，接近电源电压VDD的值。 (3) 关门电平电压UOFF与开门电平电压UON。CMOS非门的关门电平电压UOFF为0.45VDD，开门电平电压UON为0.55VDD。 (4) 阈值电压UTH。阈值电压UTH=0.5VDD。 2) 电流转移特性 由电压传输特性可以很容易地获得漏极电流iD随输入电压uI变化而变化的曲线，即电流转移特性，如图3.5.12所示。 图3.5.12CMOS非门的电流 转移特性 （1） 当uI＜2V或者uI>8V时，TN和TP中必有一个截止，另一个导通，所以漏极电流iD≈0。 （2） 当2V≤uI≤8V时，TN和TP同时导通，有电流流过两管，且当uI=5V时，iD最大。理解了CMOS电路的这一特点，如果输入逻辑信号转换速度较慢或者逻辑电平电压不是足够大或足够小，那么CMOS门电路将有一个很大的电流流过，在实际应用时应当避免这些情况，以防止器件因功耗过大而烧坏。 3) 输入噪声容限 当用门电路连接成一个数字系统时，驱动门的输出电压是负载门的输入电压，如图3.5.13所示。由CMOS非门电压传输特性和主要参数可知，UIL(max)=UOFF=0.45VDD，UIH(min)=UON=0.55VDD，UOH(min)=0.9VDD，UOL(max)=0.01VDD，因此高低电平噪声容限均达0.35VDD。其他CMOS门电路的噪声容限一般也大于0.3VDD，一般取UNL=UNH=0.3VDD。可以看出，CMOS门电路的抗干扰能力比较强，而且与VDD有关，VDD越大，噪声容限越大，抗干扰能力越强。 图3.5.13输入噪声容限示意图 3. 输出特性 前述内容已经提及，MOS管栅源之间有SiO2绝缘层，是一种电压控制型器件，在它的栅极加上电压后，栅极几乎没有电流，因此直流输入电阻极高，可达109～1015Ω。 若MOS管驱动同类型的门电路，如图3.5.13所示，在直流工作状态下，由于负载门的输入电阻极高，而驱动门的输出电阻很低(通常小于1kΩ)，所以即使将很多负载门的输入端接入驱动门的输出端，驱动门输出的高、低电平也变化很小，不会超出允许的正常工作范围。因此，若只按照直流工作状态考虑，CMOS门电路的扇出系数是非常大的。 然而在动态工作情况下，必须考虑驱动门G1输出端的寄生电容、负载门G2输入端的寄生电容(作为G1负载电容)及连线电容对uO的影响，对于图3.5.13所示的G1、G2两个非门的串联，其影响动态性能的寄生电容分布如图3.5.14所示。可见，这些电容包括栅漏电容CGD12、扩散电容CDB1与CDB2、连线电容CW、负载的栅电容CG3与CG4。为了使分析容易进行，假设所有的电容集成为一个负载电容CL，它处于uO和地之间，则对于驱动门来说可以简化为图3.5.15所示的电路。当CMOS非门的输出从低电平翻转为高电平的时候，TN截止，TP导通，VDD通过TP的导通电阻RPON给电容CL充电，输出uO上升为高电平，即达到负载门输入高电平的最小值UIH(min)及以上； 同理，当输出uO从高电平翻转为低电平时，TN导通，TP截止，CL必然经TN的导通电阻RNON放电，输出uO下降为低电平，即下降至负载门输入低电平的最大值UIL(max)及以下。 图3.5.14影响一对串联CMOS非门动态特性的寄生电容 图3.5.15CMOS非门带负载电容 由此可以看出： 在翻转过程中，输出uO的大小不仅取决于负载电容CL的大小，而且与输出高、低电平的翻转频率有关； 接入负载门的输入端越多，电容CL越大，uO上升或下降的速度也会越慢。因此，接到驱动门输出端的输入端数目不能过多，在低频(小于1MHz)开关条件下，CMOS门电路的扇出系数一般可达50以上。随着开关频率的升高，扇出系数将随之下降。同时需要注意的是，扇出系数是指驱动CMOS门的个数，就灌电流负载能力和拉电流负载能力而言，CMOS门电路远远低于TTL门电路。 4. 保护电路 由于MOS管的栅极和衬底之间存在以SiO2为介质的输入电容,其容量非常小，只有几pF，同时MOS管的输入阻抗极高,一旦积累电荷,无放电回路,因此，只要有少量的感应电荷就可产生很高的电压，而SiO2绝缘层非常薄,厚度在10-2μm，其耐压为80～100V， 图3.5.16CMOS非门带负载 电容等效电路 很容易被击穿，所以目前生产的CMOS集成电路都采用了各种各样的保护电路,最简单的保护电路是在输入端加两个二极管D1、D2,如图3.5.16所示。设二极管的正向压降为UD,当输入信号大于VDD+UD时,D1导通,将栅极电位钳制在VDD+UD,保证CG2上的电压不超过VDD+UD。当输入信号小于-UD时,D2导通,将栅极电位钳制在-UD,保证CG1上的电压也不超过VDD+UD。 需要注意的是，若MOS管栅极输入端悬空，不仅可能因电荷积累造成输入电压发生变化，而且很容易造成管子损坏。因此，无论是在存放还是在工作电路中，MOS管应避免栅极悬空，同时在焊接时，要将电烙铁良好接地。 5. 动态特性 1) CMOS非门传输延迟时间tpd 从前面分析我们知道，CMOS非门存在复杂的寄生电容，当输入一个脉冲波形时，其输出波形必然会有一定的延迟，如图3.5.17所示， 图3.5.17CMOS非门的 传输时间 将输出由高电平翻转为低电平时的传输延迟时间定义为tPHL，即从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间； 将输出由低电平翻转为高电平时的传输延迟时间定义为tPLH，即从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 CMOS非门的传输延迟时间tpd是tPHL和tPLH的平均值，即 tpd=tPHL+tPLH2(3.5.6) 由图3.5.15所示电路的分析可知，tPHL和tPLH的大小主要决定于电容CL的充放电时间，所以为了缩短传输延迟时间，必须减小电容CL和MOS管的导通电阻(RPON、RNON)。需要注意的是，在CMOS非门的动态过渡过程中，NMOS管和PMOS管的导通电阻RPON、RNON并不是常数，而是随MOS管两端电压的变化而非线性变化的。因此，很难精确计算获得tpd的大小。 普通CMOS门电路的tpd一般比TTL电路的tpd大得多，但改进的高速系列(74HC)门电路的速度与TTL门的速度相当，为5～10ns。 2) 动态功耗 前面提到CMOS电路的静态功耗极低，有微功耗电路之称。理想情况下，CMOS非门的静态电流为零，因为PMOS门和NMOS门在稳态工作状况下不会同时导通，但实际中总会有泄漏电流流过晶体管源极或漏极与衬底之间的反向偏置的寄生二极管，此外，在实际电路中也常常存在输入保护二极管，这些二极管的反向漏电流是构成电源静态电流的主要因素，但这些电流一般来说是非常小的，因此可以忽略。然而，由于泄漏电流随温度上升而增加，而且环境温度大于150℃时，泄漏电流增加很快，因此需做好散热或使电路工作在一个合适温度的环境。 当CMOS非门从一种稳定状态突然翻转到另一种稳定状态时，将产生附加的功耗，称为动态功耗。由于存在负载电容，当CMOS非门的输出从低电平翻转为高电平或从高电平翻转为低电平时，负载电容的充、放电将导致动态功耗产生； 此外，由于两个MOS管在短时间内同时导通也会消耗瞬时短路功耗。因此，动态功耗可以分为如下两种情况。 （1） 由负载电容充、放电引起的动态功耗。 如图3.5.15(a)所示，假设TN和TP不会同时导通，每当CL通过PMOS管充电时，它的电压从0升至VDD，此时从电源吸取了一定数量的能量。该能量的一部分消耗在PMOS器件中，而其余则存放在负载电容上。这一翻转过程中，电源输出的功耗和电容上存储的能量可以通过在相应周期上对瞬时功耗积分而求得 EVDD=∫∞0iVDD(t)VDDdt=VDD∫∞0CLduOdtdt=CLVDD∫VDD0duO=CLV2DD（3.5.7） EC=∫∞0iVDD(t)uOdt=∫∞0CLduOdtuOdt=CL∫VDD0uOduO=CLV2DD2（3.5.8） 在输出由高电平翻转为低电平的过程中，电容CL放电，如图3.5.15(b)所示，于是存放的能量被消耗在NMOS管中。 由此可见，每一个开关周期都需要一个固定数量的能量，即CLV2DD。若考虑器件的开关频率f，即CMOS门每秒通断f次，则功耗为 Pdyn=CLV2DDf（3.5.9） （2） 短时直流通路引起的短路功耗。 在实际中，假设输入信号不是理想的阶跃信号，而是有一定的上升时间和下降时间，则在输入波形上升和下降的过程中会出现NMOS管和PMOS管同时导通的情况，因此，在短暂的时间内VDD和地之间会出现一条直流通路，该通路必然存在短路电流isc，如图3.5.18所示。 图3.5.18CMOS非门的短路电流 假设此时形成的短路电流脉冲可近似成三角形且CMOS非门的上升和下降响应是对称的，则可以计算出每个开关周期消耗的能量如下： Edp=VDDIpeaktsc2+VDDIpeaktsc2=VDDIpeaktsc（3.5.10） 式中，tsc是两个器件同时导通的时间，Ipeak是tsc时间内的短路电流峰值。 计算平均功耗为 Pdp=VDDIpeaktscf=CscV2DDf（3.5.11） 注意，如式（3.5.11）所示，短路功耗可以通过一个等效的电容Csc=tscIpeak/VDD与CL并联来表示。短路电容Csc的值与VDD、晶体管的尺寸以及输入、输出翻转的斜率比值有关。 Ipeak由器件的饱和电流决定，不仅取决于晶体管的尺寸，而且与输入信号和输出信号翻转时的斜率也相关。考虑一个静态CMOS非门在输入端发生由0到1的翻转，假设负载电容很大，则输出的下降时间明显大于输入的上升时间，如图3.5.19(a)所示，在这种情况下输入在输出开始改变之前就已经通过了过渡区，由于在这一时期PMOS管的漏源电压近似为0，因此该器件甚至还没有传导任何电流就断开了，短路电流接近于0； 若负载电容非常小，因此输出的下降时间明显小于输入的上升时间，如图3.5.19(b)所示，PMOS管的漏源电压在翻转期间的大部分时间内等于VDD，从而引起了较大的短路电流Imax(Imax等于PMOS管的饱和电流)。 图3.5.19负载电容对短路电流的影响 3.5.4其他类型的CMOS门电路 1. CMOS与非门和或非门电路 1) CMOS与非门 如图3.5.20所示，CMOS与非门由两个串联的N沟道增强型MOS管TN1、TN2和两个并联的P沟道增强型MOS管TP1、TP2组成，且N沟道MOS管与P沟道MOS管一一对应，即栅极连在一起。其工作原理如下： 当输入A=B=0时，TN1和TN2都截止，TP1和TP2都导通，输出L=1。 当输入A=0、B=1时，TN1截止，TP1导通，输出L=1。 当输入A=1、B=0时，TN2截止，TP2导通，输出L=1。 当输入A=B=1时，TN1和TN2都导通，TP1和TP2都截止，输出L=0。 所以电路实现与非逻辑，即L=AB。 2) CMOS或非门 如图3.5.21所示，CMOS或非门由两个并联的N沟道增强型MOS管TN1、TN2和两个串联的P沟道增强型MOS管TP1、TP2组成，也是NMOS管与PMOS管一一对应。仿照上面的分析方法可以看出，两输入端A、B中只要有一个为高电平，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出L为低电平； 只有输入A、B都为低电平时，两个并联的NMOS管TN1、TN2同时截止，两个串联的PMOS管TP1、TP2同时导通，输出L为高电平。所以电路实现或非逻辑，即L=A+B。 图3.5.20CMOS与非门电路 图3.5.21CMOS或非门电路 2. CMOS异或门电路 图3.5.22所示为CMOS异或门电路，它是由两级组成，前级为或非门，输出为X=A+B。后级为与或非门，经过逻辑变换，可得 L= A·B+X= A·B+ A+B= A·B+·=AB 该电路实现异或逻辑。 3. CMOS三态输出门电路 图3.5.23(a)所示为CMOS三态非门电路，其工作原理如下： 当EN=0时，TP2和TN2同时导通，TN1和TP1组成的非门正常工作，输出L=； 当EN=1时，TP2和TN2同时截止，输出L对地和对电源都相当于开路，为高阻状态。 所以，这是一个低电平有效的三态门，逻辑符号如图3.5.23(b)所示。 图3.5.22异或门电路 图3.5.23CMOS三态门 4. CMOS漏极开路门(OD门) OD门与TTL集电极开路门(OC门)对应，其特点是可以实现线与，可以用来进行逻辑电平变换，具有较强的带负载能力等。 图3.5.24CMOS漏极开路的与非门电路 OD门有多种形式，图3.5.24所示是漏极开路的CMOS与非门的电路图及逻辑符号。注意使用时必须外接电阻RD，RD的选择原则同OC门中RP的选择原则。 5. CMOS传输门 CMOS传输门由一个NMOS管TN和一个PMOS管TP并联而成，如图3.5.25(a)所示，逻辑符号如图3.5.25(b)所示。图中C和为控制端，使用时总是加互补的信号。CMOS传输门可以传输数字信号，也可以传输模拟信号，其工作原理如下。 设两管的开启电压UTN=|UTP|。如果要传输的信号uI为0～VDD，则将控制端C和的高电平设置为VDD，低电平设置为0，并将TN的衬底接低电平0V，TP的衬底接高电平VDD。 当C接高电平VDD，接低电平0V时，若0＜uI＜(VDD-UTN)，TN导通； 若|UTP|≤uI≤VDD，TP导通。即uI在0～VDD变化时，至少有一管导通，输出与输入之间呈低电阻，将输入电压传到输出端，uO=uI，相当于开关闭合。 当C接低电平0V，接高电平VDD，uI在0～VDD变化时，TN和TP都截止，输出呈高阻状态，输入电压不能传到输出端，相当于开关断开。 可见CMOS传输门实现了信号的可控传输。由于TN和TP的源极和漏极可以互换，所以CMOS传输门是双向器件，即输入端和输出端允许互换使用。CMOS传输门的导通电阻小于1kΩ，高精度传输门的导通电阻甚至小于1Ω,当后面接MOS电路(输入电阻达1010Ω)或运算放大器(输入电阻达1MΩ)时，其分压可以忽略不计。 将CMOS传输门和一个非门组合起来，由非门产生互补的控制信号，如图3.5.25(c)所示，称为模拟开关。 图3.5.25CMOS传输门及模拟开关 3.5.5CMOS集成逻辑门电路系列简介 1. CMOS逻辑门电路的系列 CMOS集成电路是数字集成电路中的后起之秀，在小规模和中规模集成电路领域中，CMOS与TTL几乎平分秋色，但在大规模和超大规模集成电路领域中，CMOS电路已占据了主导地位，越来越多的设备主要使用了CMOS逻辑电路。 CMOS系列正在不断发展中，高速、低耗、与TTL兼容是其主要发展方向。表3.5.3给出了CMOS系列各子系列的主要特点。 表3.5.3CMOS系列各子系列的主要特点 CMOS子系列 主 要 特 点 4000/14000系列 早期的CMOS产品，电源电压为3～18V，具有功耗低、噪声容限大、扇出系数大等优点。缺点是工作速度较低，输出电流较小，不与TTL兼容 74HC/HCT系列 (高速CMOS) 用多晶硅材料作栅极，使其具有更小的尺寸和更小的栅极电容，从而大大提高了工作速度。HC系列平均延迟时间为10ns，HCT系列平均延迟时间为13ns。HC系列的电源电压为2～6V。HCT系列的电源电压为4.5～5.5V，与TTL完全兼容。另外，74HC/HCT系列与74LS系列的产品，只要最后几位数字相同，则两种器件的逻辑功能、外形尺寸、引脚排列顺序完全相同 74AC/ACT系列 (先进CMOS) 该系列的抗噪声能力、传输延迟及最高工作频率比HC系列都有了进一步的改善。其中ACT系列和TTL器件电压兼容，电源电压为4.5～5.5V。AC系列的电源电压为1.5～5.5V。该系列的编号最后是5位数字，以11开头，例如74AC11004 74AHC/AHCT系列 (先进的高速CMOS) 相对于HC系列，该系列的速度更快，功耗更小，驱动要求更低。其速度比HC系列快3倍，与HC系列有相同的抗噪声能力，可以直接替换HC系列 BiCMOS电路 采用了双极型三极管作为CMOS电路的输出级，因此具有MOS管的功耗低和双极型三极管速度快、驱动能力强的优势 2. CMOS逻辑门电路的主要特点 (1) 静态功耗低。CMOS静态功耗极小。当VDD=5V时，CMOS电路的静态功耗分别是： 门电路类为2.5～5μW； 缓冲器和触发器类为5～20μW。 (2) 逻辑摆幅大。CMOS门电路UOH的理论值为电源电压VDD，UOH(min)=0.9VDD； UOL的理论值为0V，UOL(max)=0.01VDD。CMOS门电路的逻辑摆幅(即高低电平之差)接近于电源电压VDD。 (3) 抗干扰能力强。CMOS门电路其噪声容限可达30%VDD，而TTL门的噪声容限只有0.4V。 (4) 扇出系数大。因CMOS门电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS门电路的个数，就灌电流负载能力和拉电流负载能力而言，CMOS门电路远远低于TTL门电路。 (5) 温度稳定性好，抗辐射能力强。MOS管是单极型器件，受温度影响较小，与三极管相比，温度稳定性好，抗辐射能力强，特别适用于航天、卫星和核试验条件下工作的装置。 3.6集成逻辑门电路的应用 3.6.1TTL与CMOS集成逻辑门性能比较 在设计数字电路或数字系统时，要根据工作速度或功耗指标的要求，合理地选择逻辑器件。在许多情况下，还需要TTL和CMOS两种器件混合使用。表3.6.1列出了TTL和CMOS常用系列的主要参数，供选择器件时参考。 表3.6.1TTL和CMOS逻辑器件主要参数比较 参 数 名 称 TTL CMOS 74 74S 74LS 74AS 74ALS 4000 74HC 74HCT 输入低电平电流IIL(max)/mA 1.6 2.0 0.4 0.5 0.1 0.001 0.001 0.001 输入高电平电流IIH(max)/μA 40 50 20 20 20 0.1 0.1 0.1 输出低电平电流IOL(max)/mA 16 20 8 20 8 0.51 4 4 输出高电平电流IOH(max)/mA 0.4 1 0.4 2 0.4 0.51 4 4 输入低电平电压UIL(max)/V 0.8 0.8 0.8 0.8 0.8 1.5 1.0 0.8 输入高电平电压UIH(min)/V 2.0 2.0 2.0 2.0 2.0 3.5 3.5 2.0 输出低电平电压UOL(max)/V 0.4 0.5 0.5 0.5 0.5 0.05 0.1 0.1 输出高电平电压UOH(min)/V 2.4 2.7 2.7 2.7 2.7 4.95 4.9 4.9 平均传输延迟时间tpd/ns 9.5 3 8 3 2.5 45 10 13 平均功耗(每门)/mW 10 19 4 8 1.2 0.005 0.005 0.005 电源电压VCC或VDD/V 4.75～5.25 3～18 2～6 4.5～5.5 注： 上述参数均是在电源电压VCC或VDD=5V时测出来的。 3.6.2TTL与CMOS器件之间的接口问题 从表3.6.1中看出，TTL和CMOS电路的高、低电平和输入、输出电流参数各不相同，因而在混合使用TTL和CMOS两种器件时，就存在一个接口问题。 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高、低电平和足够的输入电流，即要满足下列条件： 驱动门的UOH(min)≥负载门的UIH(min)； 驱动门的UOL(max)≤负载门的UIL(max)； 驱动门的IOH(max)≥负载门的IIH(总)； 驱动门的IOL(max)≥负载门的IIL(总)。 1. TTL门驱动CMOS门 由于TTL门的IOH(max)和IOL(max)远大于CMOS门的IIH和IIL，所以TTL门驱动CMOS门时，主要考虑TTL门的输出电平是否满足CMOS输入电平的要求。 1) TTL门驱动4000系列和74HC系列 从表3.6.1看出，当都采用5V电源时，TTL的UOH(min)为2.4V或2.7V，而CMOS4000系列和74HC系列电路的UIH(min)为3.5V，显然不满足要求。这时，可在TTL电路的输出端和电源之间接一个上拉电阻RP，如图3.6.1(a)所示。RP的阻值取决于负载器件的数目及TTL和CMOS器件的电流参数，一般在几百欧姆至几千欧姆之间。 如果TTL和CMOS器件采用的电源电压不同，则应使用OC门，同时使用上拉电阻RP，如图3.6.1(b)所示。 图3.6.1TTL驱动CMOS门电路 2) TTL门驱动74HCT系列 前面提到74HCT系列与TTL器件电压兼容。它的输入电压参数UIH(min)=2.0V，而TTL的输出电压参数UOH(min)为2.4V或2.7V，因此两者可以直接相连，不需外加其他器件。 2. CMOS门驱动TTL门 从表3.6.1看出，当都采用5V电源时，CMOS门的UOH(min)大于TTL门的UIH(min)，CMOS门的UOL(max)小于TTL门的UIL(max)，两者电压参数相容。但是CMOS门的IOH、IOL参数较小，所以，这时主要考虑CMOS门的输出电流是否满足TTL门输入电流的要求。 例3.6.1一个74HC00与非门电路能否驱动4个7400与非门？能否驱动4个74LS00与非门？ 解： 从表3.6.1中查出： 74HC00输出低电平时，74系列门的IIL=1.6mA，74LS系列门的IIL=0.4mA，4个74系列门的IIL(总)=4×1.6=6.4(mA)，4个74LS系列门的IIL(总)=4×0.4=1.6(mA)，而74HC系列门的IOL=4mA，所以不能驱动4个7400与非门，可以驱动4个74LS00与非门； 同理可知，74HC00输出高电平时，74HC系列门的IOH远大于4个74LS系列门的IIH(总)，因此一个74HC00与非门可以驱动4个74LS00与非门。 要提高CMOS门的驱动能力，可将同一芯片上的多个门并联使用，如图3.6.2(a)所示； 也可在CMOS门的输出端与TTL门的输入端之间加一个CMOS驱动器，如图3.6.2(b)所示。 图3.6.2CMOS驱动TTL门电路 3.6.3门电路带负载时的接口问题 在工程实践中，常常需要用TTL或CMOS电路去驱动指示灯、发光二极管LED、继电器等负载。对于电流较小、电平能够匹配的负载可以直接驱动，图3.6.3(a)所示为用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个几百欧姆的限流电阻即可； 图3.6.3(b)所示为用TTL门电路驱动5V低电流继电器，其中二极管D作保护，以防止过电压。如果负载电流较大，可将同一芯片上的多个门并联作为驱动器，如图3.6.4(a)所示； 也可在门电路输出端接三极管，以提高带负载能力，如图3.6.4(b)所示。 图3.6.3门电路带小电流负载 图3.6.4门电路带大电流负载 3.6.4多余输入端的处理 集成门电路的输入端数目是一定的，在使用时，有时会有多余输入端。对于TTL门电路，如果输入端悬空，从理论上讲相当于接高电平，不影响逻辑关系。但在实际应用中，悬空的输入端容易引入干扰信号，造成逻辑错误，应当尽量避免悬空。而对于MOS门电路，由于MOS管具有很高的输入阻抗，更容易接收干扰信号，在外界有静电干扰时，还会在悬空的输入端积累起高电压，造成栅极击穿。所以，MOS门电路的多余输入端是绝对不允许悬空的。 多余输入端的处理应以不改变电路逻辑关系及稳定可靠为原则。通常采用下列方法： (1) 对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过一个上拉电阻(1～3kΩ)接电源正端，如图3.6.5(a)所示； 在前级驱动能力允许时，也可以与有用的输入端并联使用，如图3.6.5(b)所示。 (2) 对于或非门及或门，多余输入端应接低电平，如直接接地，如图3.6.6(a)所示； 也可以与有用的输入端并联使用，如图3.6.6(b)所示。 图3.6.5与非门多余输入端的处理 图3.6.6或非门多余输入端的处理 3.7两种有效电平及两种逻辑符号 3.7.1两种有效电平 在数字电路中，一些信号在正常情况下为低电平，当某事件发生时，该信号变为高电平，称该信号为高电平有效； 而另一些信号在正常情况下为高电平，当某事件发生时，该信号变为低电平，称该信号为低电平有效。数字电路的输入与输出信号都可能是高电平有效或低电平有效，这是由输入信号的设置方式和输出所接的负载情况所决定的。如图3.7.1所示，两个逻辑电路都要求当开关K闭合时发光二极管D亮，很显然图3.7.1(a)所示电路中，L=1时D亮，所以输出L是高电平有效； 而图3.7.1(b)所示电路中，L=0时D亮，所以输出L就是低电平有效。图3.7.1(a)所示电路中，开关K闭合时A=0，所以输入是低电平有效； 图3.7.1(b)所示电路中，开关K闭合时A=1，所以输入是高电平有效。 图3.7.1高电平有效与低电平有效 3.7.2两种逻辑符号 在门电路的逻辑符号中，通常使用小圆圈表示输入或输出低电平有效，即当逻辑符号的输入或输出线上没有小圆圈时，称这条线是高电平有效； 当逻辑符号的输入或输出线上有小圆圈时，称这条线是低电平有效。也就是说，小圆圈不仅可以出现在输出端，也可以出现在输入端。输出端与输入端的小圆圈都表示低电平有效，如图3.7.2所示。输入端没有小圆圈的逻辑符号称为标准逻辑符号或正逻辑符号； 输入端有小圆圈的逻辑符号称为反相逻辑符号或负逻辑符号。 图3.7.2两种逻辑符号 图3.7.2(a)所示的逻辑符号，输入端没有圈而输出端有圈，所以它是输入高电平有效而输出低电平有效，它的逻辑功能可以解释为： 仅当全部输入都是高电平时，输出为低电平。换句话说，仅当全部输入都处于有效状态时，输出为有效状态。 图3.7.2(b)所示的逻辑符号，输入端有圈而输出端没有圈，所以它是输入低电平有效而输出高电平有效，它的逻辑功能可以解释为： 当任一输入是低电平时，输出为高电平。换句话说，当任一输入处于有效状态时，输出为有效状态。 由逻辑代数知，L=A·B=+，所以图3.7.2(a)、图3.7.2(b)两个逻辑符号是等效的，说的是同一件事。像这样相互等效的逻辑符号还有几对，列入表3.7.1中。 表3.7.1相互等效的两种逻辑符号 逻 辑 关 系 标准逻辑(正逻辑)符号 反相逻辑(负逻辑)符号 Y=AB=+ Y=A+B=· Y=A·B=+ Y=A+B=· L= L=A=A 一般情况下，人们习惯于采用标准逻辑符号，但有时只用标准逻辑符号“高电平有效”与“低电平有效”的关系表达得不够明确。 例如图3.7.3(a)所示的逻辑电路，输出是高电平有效，但G3门却用了低电平有效的逻辑符号，关系不够一目了然。若将G3门改成与之等效的输出高电平有效的门，如图3.7.3(b)所示，则逻辑关系更明确，可描述为： 当A和B都为高电平或C和D都为高电平时，L为高电平，发光二极管D亮。 图3.7.3输出高电平有效的两种电路比较 再比如，图3.7.4所示的两个电路的功能是一样的，但由于输入和输出信号都是低电平有效，所以采用反相逻辑符号的图3.7.4(b)电路逻辑关系更明确，可描述为： KA和KB只要有一个开关闭合，即A和B只要有一个为低电平时，L为低电平，D亮。 图3.7.4输出低电平有效的两种电路比较 高电平有效与低电平有效这两个词在后面的具体逻辑电路中会经常碰到。图3.7.5是译码器74138的控制逻辑电路，输入量A是高电平有效，B和C都是低电平有效，输出L是高电平有效，所以其逻辑关系为： 当A为1同时B和C都为0时，L有效(L=1)。 图3.7.5译码器74138的控制逻辑 3.7.3逻辑符号的变换 如果不特别强调高电平有效或低电平有效，当这两种逻辑符号同时出现在一个电路中时，可把逻辑符号中的小圆圈当反相器处理。按照以下几条规则进行变换，可使逻辑关系更加清晰。 (1) 逻辑图中任意一条线的两端同时加上或消去小圆圈，其逻辑关系不变，如图3.7.6所示。 图3.7.6一条线的两端同时消去小圆圈 (2) 任意一条线一端上的小圆圈移到另一端，其逻辑关系不变，如图3.7.7所示。 图3.7.7一条线上的小圆圈从一端移到另一端 (3) 一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变，如图3.7.8所示。 图3.7.8一端消去或加上小圆圈，同时将相应变量取反 小结 1. 在数字电路中,半导体二极管、三极管一般都工作在开关状态,即工作于导通(饱和)和截止两个对立的状态,来表示逻辑1和逻辑0。影响它们开关速度的主要因素是管子内部电荷储存和消散的时间。 2. 最简单的门电路是用二极管组成的与门、或门和三极管组成的非门电路。它们是集成逻辑门电路的基础。 3. 普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL门电路； 另一类由MOSFET构成，简称MOS门电路。集成门电路除了有实现各种基本逻辑关系的产品外，还有输出开路门(OC门、OD门)、三态门、传输门等。 4. 与TTL门电路相比，MOS门电路具有功耗低、扇出系数大(指带同类负载门)、噪声容限大等优点，已成为数字集成电路的发展方向。 5. 为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，正确处理多余输入端，正确解决不同类型电路间的接口问题及抗干扰问题。 6. 数字电路中的信号有的是高电平有效，有的是低电平有效。为了描述方便，常采用两种逻辑符号，即标准逻辑符号与反相逻辑符号。这两种逻辑符号可以互相转换。 习题 3.1三极管的开关特性指的是什么？三极管的开通时间和关断时间分别取决于哪些因素？若希望提高三极管的开关速度，应采取哪些措施？ 3.2试分析题图3.2中各电路中的三极管工作于什么状态，求电路的输出电压uO(设各三极管均为硅管)。 题图3.2 3.3试写出三极管的饱和条件，并说明对于题图3.2(a)的电路，下列方法中，哪些能使未达到饱和的三极管饱和？ (1) RB↓； (2) RC↓； (3) β↑； (4) VCC↑。 3.4电路如题图3.4所示，写出输出L的表达式。设电路中各元件参数满足使三极管处于饱和及截止的条件。 题图3.4 3.5为什么说TTL与非门的输入端在以下4种接法下都属于逻辑0？ (1) 输入端接地； (2) 输入端接低于0.8V的电源； (3) 输入端接同类与非门的输出低电压0.3V； (4) 输入端通过200Ω的电阻接地。 3.6为什么说TTL与非门的输入端在以下4种接法下，都属于逻辑1? (1) 输入端悬空； (2) 输入端接高于2V的电源； (3) 输入端接同类与非门的输出高电压3.6V； (4) 输入端接10kΩ的电阻到地。 3.7某TTL反相器的主要参数为IIH=20μA，IIL=1.4mA； IOH=400μA； IOL=14mA，求它能带多少个同样的门。 3.8电路如题图3.8所示，写出输出L的表达式。 题图3.8 3.9在题图3.9所示的TTL门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。 L1= AB·CDL2= ABL3= AB+C 题图3.9 3.10在题图3.10 中G1为TTL三态与非门，G2为TTL普通与非门，电压表内阻为100kΩ。试求下列四种情况下的电压表读数和G2输出电压uO值： (1) B=0.3V，开关K打开； (2) B=0.3V，开关K闭合； (3) B=3.6V，开关K打开； (4) B=3.6V，开关K闭合。 题图3.10 3.11在题图3.11 中，所有的门电路都为TTL门，设输入A、B、C的波形如图3.11(d)所示，试画出各输出的波形图。 题图3.11 3.12用OC门实现逻辑函数F=AB·BC·，画出逻辑电路图。 3.13电路如题图3.13所示，试用表格方式列出各门电路的名称，输出逻辑表达式以及当ABCD=1001时，各输出函数的值。 题图3.13 3.14写出题图3.14所示电路的逻辑表达式。 题图3.14 3.15写出题图3.15所示电路的逻辑表达式。 题图3.15 3.16列出题图3.16所示电路的真值表。 题图3.16 3.17试设计一个NMOS异或门，画出逻辑电路图。 3.18试设计一个CMOS门电路，实现逻辑关系L=AB+C，画出逻辑电路图。 3.19试利用CMOS传输门设计一个CMOS三态输出的两输入端与非门，画出逻辑电路图并列出其真值表。 3.20分析题图3.20所示电路，求输入S1、S0各种取值下的输出Y，填入题表3.20中。 题图3.20 题表3.20 输入 输出 S1 S0 Y 0 0 0 1 1 0 1 1 3.21设发光二极管的正向导通电流为10mA； 与非门的电源电压为5V，输出低电平为0.3V，输出低电平电流为15mA，试画出与非门驱动发光二极管的电路，并计算出发光二极管支路中的限流电阻阻值。 3.22电路如题图3.22所示，已知CMOS门电路的输出电压UOH=4.7V，UOL=0.1V，试计算接口电路的输出电压uO(三极管的集电极电位)，并说明接口参数选择是否合理。 题图3.22