

第3章

二次开发教学实验(选)



二次开发教学实验(选)的目的是让学生了解 DSP 单元的功能、原理及基本组成,熟悉 DSP 的指令系统,掌握复杂可编程逻辑器件(CPLD)可编程输出信号的产生方法,学会使用 DSP 程序实现数字滤波恢复。本章在基础实验项目的基础上设置了 5 个选做的综合实验,通过这 5 个综合实验项目的操作,可以掌握 DSP 单元组成及实现各功能的信号处理过程,进一步掌握 DSP 的开发与应用。通过本章的实验,培养学生学以致用、解决实际问题的能力。

实验二十一 数字信号处理单元

一、实验目的

了解数字信号处理单元的功能、原理及基本组成。

二、实验原理

数字信号处理单元的核心芯片是 TI 公司的 TMS320C5402,在配上 A/D、D/A 外设后即可在软件的配合下完成数字滤波器的计算、卷积、信号分解等实验。下面分别作简要介绍。

实验平台可以实现各种特性的滤波器,方法是首先在 MATLAB 环境下运行系统提供的 DSPM 程序,用该程序将要实现的滤波器性能参数转换为冲激响应的系数并转换为十六进制数(本系统能处理的系数最高为 128 阶),将冲激响应和输入信号(A/D 转换后的数字信号)进行卷积运算后的数据从 D/A 输出。

实验平台既可实现输入信号的自卷积,也可实现输入信号和系统的卷积。其工作过程是 DSP 采集经 A/D 转换后的输入信号,若是自卷积,则将采集到的数字信号进行自卷积,若是信号与系统卷积,则将输入信号与 DSP 内产生的(设是系统信号)信号进行卷积。

DSP 将 A/D 转换后的输入信号进行 FFT,变换后的数据(反映频域中谱分量的大小)

存在 DSP 的动态随机存取内存(DRAM)中,PC 经主机接口读入该数据并作图即可在 PC 上显示出输入信号的频率分量的组成及分量的大小。

定性分析已知的输入信号频率分量组成后,可用 DSP 同时实现对应各频率分量的带通滤波器,从而能将各频率分量滤出,即分解了复杂信号。本系统可同时实现 8 个数字滤波器(系统带一个有 8 路 D/A 的芯片 TLC5608)。

数字信号处理单元组成如图 3-21-1 所示。




图 3-21-1 数字信号处理单元基本组成

三、实验仪器

双踪示波器	1 台
计算机	1 台
数字信号处理模块(S4)	1 块
DSP 仿真器	1 个

四、实验步骤

- (1) 在 MATLAB 环境下运行系统提供的 DSPM 程序(可参考“数字滤波器实验”的相关说明)。
- (2) 确定数字滤波器的参数。
- (3) 将要实现的滤波器性能参数转换为冲激响应的系数并转换为十六进制数。
- (4) 冲激响应和输入信号(A/D 转换后的数字信号)进行卷积运算后的数据从 D/A 输出。

五、实验报告

- 1. 理解并描述数字信号处理单元组成及实现各功能的信号处理过程。
- 2. 设计能分解出频率为 6kHz 方波的 1~6 次谐波的各滤波器性能参数。

实验二十二 数字信号处理应用实验

一、实验目的

- 1. 熟悉 DSP 定时器/计数器、I/O 口使用、DSP 缓冲串口的使用、各存储空间访问等基本原理。
- 2. 熟悉 DSP 的指令系统。

二、实验原理

实验平台提供 DSP 应用的硬件支持有基本 I/O 口 XF 的使用(有发光二极管指示和测试点)、定时器/计数器使用(定时溢出有发光二极管指示和测试点)、串行方式的 A/D 接口、串行方式的 D/A 接口。

选择哪部分的应用实验就应查阅相应的 DSP 资料,如定时器使用部分:

C5402 的定时器/计数器有两个,工业中计数器和定时器常用于检测及控制,定时器可以通过软件编程或硬件锁相环精确定时。该实验以方波发生器为例介绍定时器的编程,时钟频率为 16.384MHz,在 XF 端输出一个周期为 20ms 的方波,方波的周期由片上定时器确定,采用中断方法实现。

1. 定时器 0 的初始化

(1) 设置定时控制寄存器(TCR,地址 0024H):

15~12	11	10	9~6	5	4	3~0
保留	soft	free	PSC	TRB	TSS	TDDR

保留: 通常情况下设置为 0000。

soft 和 free(软件调试控制位): 当 free=0,soft=0 时,定时器立即停止工作;当 free=0,soft=1 且计数器 TIM 减为 1 时,定时器停止工作;当 free=1,soft=X 时,定时器继续工作。该例中设置 free=1,soft=0。

PSC(预标定计数器): 当复位或其减为 0 时,预标定分频系数(TDDR)自动加载到 PSC 上。该例中设置 TDDR=1001H=9。

TRB(定时器重新加载控制位): 用于复位片内定时器。当 TRB=1 时,预标定分频系数和定时器周期寄存器(PRD)中的数据分别加载到定时器预标定计数器和定时器(TIM)中。该例中设置 TRB=1。

TSS(定时器停止控制位): 用于停止或启动定时器。当 TSS=0 时,定时器启动开始工作;当 TSS=1 时,定时器停止工作。该例中设置 TSS=0。

TDDR(预标定分频系数): 最大的预标定值为 16,最小值为 1。按照这个分频系数,定时器对时钟输出信号 CLKOUT 进行分频,分频是通过 PSC 进行的。复位或减为 0 时,TDDR 自动加载到 PSC 上,开始新一轮计数。该例中设置 TDDR=1001H=9。

最后程序中设置 TCR=669H。

(2) 设置定时寄存器 TIM(地址 0025H): 复位时,TIM 和 PRD 为 0FFFFH,TIM 由 PRD 中的数据加载。

(3) 设置 PRD(地址 0026H): 因为输出脉冲周期为 20ms,所以定时中断周期应该为 10ms,每中断一次,输出端电平取反一次。

定时时间计算公式:

$$t = T \times (1 + TDDR) \times (1 + PRD) = 10(\text{ms}) \tag{3-22-1}$$

CLKOUT 主频 $f = 16.384\text{MHz}$, $T = 61\text{ns}$, 给定 $TDDR = 9$, 则有

$$\text{PRD} = \frac{t}{T \times (1 + TDDR)} - 1 = \frac{10 \times 10^{-3}}{61 \times 10^{-9} \times (1 + 9)} - 1 \approx 16392.44 \tag{3-22-2}$$

2. 定时器是对 C5402 的主时钟 CLKOUT 进行分频的

CLKOUT 与外部晶体振荡器频率(在本实验系统中外部晶体振荡器的频率为 16.384MHz)之间的关系由 C5402 的 CLKMD1(K101)、CLKMD2(K102)和 CLKMD3(K103)三个引脚电平值决定,具体关系如表 3-22-1 所示。

表 3-22-1 CLOCK MODE 与 C5402 的三个引脚的电平值关系

CLKMD1	CLKMD2	CLKMD3	CLOCK MODE
0	0	0	PLL×15
0	0	1	PLL×10
0	1	0	PLL×5
1	0	0	PLL×2
1	1	0	PLL×1
1	1	1	1/2
1	0	1	1/4

在本实验系统中使用的主时钟频率为 81.925MHz($\text{CLKMD1} = 0, \text{CLKMD2} = 1, \text{CLKMD3} = 0$)。

3. 中断初始化

- (1) 中断屏蔽寄存器(IMR)中的定时屏蔽位 TINT0 置 1,开放定时器 0 中断。
- (2) 状态控制寄存器 ST1 中的中断标志位 INTM 位清零,开放全部中断。

三、实验仪器

- 双踪示波器 1 台
- 数字信号处理模块(S4) 1 块
- DSP 仿真器 1 个

四、实验步骤

- (1) 阅读系统提供的例题程序,编写并实现 20ms 溢出率的定时程序,使 DSP 的 XF 脚每 20ms 电平变化一次,即使其对应的发光二极管闪烁,用示波器检测 XF(TP616)上的信号周期是否正确。
- (2) 阅读 TLC5608 D/A 转换芯片的资料,编写 D/A 转换的软件,使 8 路 D/A 分别输出锯齿波。

(3) 阅读 TLC1572 A/D 转换芯片的资料,编写 A/D 转换的软件,使 8 路 D/A 分别输出采集到的输入信号。

五、实验报告

1. 总结定时器/计数器、DSP 缓冲串口的原理与应用,并写出各寄存器的控制字。
2. 给出相应程序的框图。

实验二十三 CPLD 可编程开发单元

一、实验目的

1. 了解 CPLD 可编程器件 EPM 3128 的特性。
2. 熟悉 CPLD 可编程控制信号输出波形。
3. 掌握 CPLD 可编程输出信号的产生方法。

二、实验原理

(一) CPLD 可编程器件 EPM3128

EPM3128 是 MAX3000 系列中的一款高性能、高密度的 CMOS CPLD 器件,在制造工艺上采用先进的 CMOS EEPROM 技术。EPM3128 器件是较早支持在线编程的产品,其主要特点如下:

- (1) 采用第二代多阵列矩阵(MAX)结构;
- (2) 器件的规模为 600~5000 个可用门;
- (3) 工作频率可达 151.5MHz;
- (4) 工作电压为 3.3V,支持在系统编程(ISP);
- (5) 具有可编程加密位,可对芯片内的设计加密。

MAX3000 系列器件的结构主要是由逻辑阵列块(LAB)以及它们之间的连线构成的,每个 LAB 由 16 个宏单元组成,多个 LAB 通过可编程连线阵列(PIA)和全局总线连接在一起。CPLD 是通过修改具有固定内部电路的逻辑功能来编程的。

EPM3128 在系统编程时无需专门的编程器,器件安装在系统中后,用户可以在不改变电路结构或电路板硬件设置的情况下,不必拔出芯片即可为重构逻辑而对芯片进行编程或重新编程。这将使设计修改更加方便,逻辑功能更加灵活,编程更加快捷。

通过对 CPLD 器件 EPM3128 进行编程,可实现实验所需波形的输出。

(二) 在本实验平台中 CPLD 的作用

(1) 完成电平转换,DSP 的 I/O 电平为 3.3V,而它的外设电平为 5V,因此它们间不能直接相连。

(2) 产生主机接口的控制信号,实验平台中 AT89C51 作为 DSP 的主机,用于将各演示程序通过主机接口从 EPROM 装入 DSP 中。

(3) 产生 DSP 外设的控制信号,如 A/D、D/A 的片选信号。

三、实验报告

1. 描述 CPLD 可编程器件 EPM3128 的结构与特性以及它在本系统中的作用。
2. 查阅 DSP 主机接口的资料,使用 CPLD 编程产生主机接口中的控制信号。



视频

实验二十四 抽样定理的数字滤波恢复

一、实验目的

1. 进一步掌握 DSP 的开发与应用。
2. 掌握用 DSP 程序实现数字滤波恢复。

二、实验原理

编写 DSP 程序,主要功能是由 DSP 产生抽样信号和被抽样信号,并采集抽样信号,用数字滤波器恢复原始信号。3 路信号同时由 8 路 D/A 输出:第一路为截止频率为 500Hz 的数字低通滤波器,用于恢复抽样信号,对应测试点为 TP1;第二路为被抽样信号为 500Hz,对应测试点为 TP3;第三路为抽样脉冲信号为 2kHz 方波,对应测试点为 TP2(图 3-24-1)。




图 3-24-1 3 路信号对应测试点

用本实验箱提供的元器件设计一个隔直放大电路,目的是把 D/A 输出的抽样信号放大到抽样定理模块电路的要求电压。

抽样电路由模块③完成。

滤波恢复电路由模块④完成。输入点为 P9,恢复输出为 P1。

三、实验步骤

(1) 编写程序,我们提供了相应的源程序,可参考;也可自己编写程序,需要配备相应的仿真器。已把代码固化在 EEPROM 中,只要 SW1 拨为 00000111,按下 S2,即可运行程序。

(2) 搭建隔直放大电路。隔直放大(电容隔直,比例电路放大)电路在实验箱模块⑨的运算单元搭建。放大倍数为 2。用于将抽样信号放大,抽样脉冲信号为 2kHz 方波,由模块④的 P2 提供。

(3) 将放大后的抽样信号 P2 和模块③的 P19 相连,并连接模块④的 P3 和模块③的 P17。将抽样定理模块的开关拨为“外部”。

(4) 在抽样定理模块的 TP20 观测抽样后的结果。

(5) 连接模块③的 P20 和模块④的 P9,用示波器观测 DSP 低通滤波器处理后的恢复输出波形,测试点为 TP1。

实验二十五 计算机与单片机通信接口

一、实验目的

- 1. 熟悉 RS-232 接口电路的作用与电路组成。
- 2. 掌握计算机与实验平台串行通信的方法。
- 3. 掌握计算机与实验平台串行通信的软件编程及运行程序。

二、实验原理

实验平台设有专门用于与外部计算机串行通信的接口电路,它采用 RS-232 标准。下面首先介绍 RS-232 标准和 RS-232 接口芯片,然后介绍计算机与平台串行通信的实验电路。

(一) RS-232 接口电路

1. RS-232C 标准

EIA RS-232C(现在已发展到 RS-232E)是异步串行通信中应用最广的标准总线,它包括按位串行传输的电气和机械方面的规定,适用于数据终端设备(DTE)和数据通信设备(DCE)之间的接口。一个完整的 RS-232C 接口有 22 根线,采用标准的 25 芯插头座。其中 15 根引线组成主信道通信,其他则为未定义和供辅信道使用的引线。辅信道也是一个串行通道,但其速率比主信道低得多,主要是传送通信电路两端所接的调制解调器的控制信号。大多数计算机应用系统或智能单元之间只需要使用 3~5 根信号线路即可工作,其中包括两个方向的数据线和一对握手信号线 RTS 和 DSR,另外一条是公用的信号地线。实验平台上不用握手信号,采用了最简单的 3 线连接方式。

由于 RS-232C 是早期为促进公用电话网络进行数据通信而制定的标准,其逻辑电平对地是对称的,完全与 TTL、CMOS 逻辑电平不同。RS-232 的逻辑电平规定:逻辑 0 电平为 +5~+15V,逻辑 1 电平为 -15~-5V。因此具有 RS-232C 电平的器件与具有 TTL 电平的器件要互相连接必须先经过电平转换。表 3-25-1 为现行的 EIA/TIA RS-232E,CCITT V. 28 标准摘要。

RS-232C 标准由于发送器和接收器之间具有公共信号地,不可能采用双端信号,只能采用单端信号即不平衡传输方式。因此,共模噪声会耦合到信号系统中。这是迫使 RS-232C 使用较高传输电压的主要原因,即便如此,该标准的信号传输速率也只能达到 20KB/s,而且最大通信距离仅为 30m,只有这种条件下才能可靠地进行数据传输。

表 3-25-1 EIA/TIA, RS-232E, CCITT V. 28 标准摘要

参 数		条 件	备 注
发送器输出电压	0 电平	3~7kΩ 负载	+5~+15V
	1 电平	3~7kΩ 负载	-15~-5V
	最大输出电压	空载	±25V

续表

参 数		条 件	备 注
数据速率		$3\text{k}\Omega \leq R_L \leq 7\text{k}\Omega$ $C_L \leq 2500\text{pF}$	最高 20KB/s
接收器输入电压	0 电平		+3~+15V
	1 电平		-15~-3V
	最大输入电压		±25V
最大瞬时转换速率		$3\text{k}\Omega \leq R_L \leq 7\text{k}\Omega$ $C_L \leq 2500\text{pF}$	30V/ μs
发送器最大输出短路电流			100mA
驱动器输出变化率		V. 28	1ms 或 3%周期
		EIA/TIA RS-232E	4%/周期
发送器输出电阻		-2V<输出电压<+2V	300 Ω

由于实验平台的信号电平使用 TTL/CMOS 电平,外部计算机内的发送器、接收器采用 RS-232C 电平。当计算机与平台进行串行通信时,必须加入电平转换器,把平台的 TTL/CMOS 电平转换为计算机接口的 RS-232 电平。这类电平变换器有许多产品,平台上选用具有电平转换功能的 MAXIM 公司 200 系列的 MAX202 收发器。

2. MAX202 收发器

MAX200 系列(MAX200-MAX211/ MX213)收发器是一种集发送器与接收器于一体同时具有电平转换功能的接口电平转换电路,它可把 TTL/CMOS 电平与 RS-232 电平互换,是专为使用±10V 或±12V 电源的 RS-232 与 V. 28 通信接口而设计。收发器使用+5V 输入电源,片内设有充电泵式的电压变换器,把+5V 变换为±10V 以便提供 RS-232 输出电平。其中 MAX209 内部的电压变换器将+5V 变换为±12V,故它们可提供±12V 的 RS-232 输出电平,比其他型号输出电平更高,传输距离更远。

MAX200-MAX211/MAX213 收发器在数据传输速率为 20KB/s 时满足所有 EIA/TIA-232E 与 CCITT V. 28 标准。在数据传输速率超过 120KB/s 时发送器可输出±5V EIA/TIA-232E 输出信号电平,符合 EIA/TIA-232E 标准。

(二) 计算机与实验平台串行通信电路

图 3-25-1 为计算机与实验平台串行通信实验的框图。




图 3-25-1 计算机与实验平台串行通信实验的框图

(三) 程序下载与运行结果读取原理(本项实验内容放到课题设计中进行)

(1) 程序下载: 运行 PC 与信号系统实验平台的中文管理程序, PC 通过我们提供的中文界面选择要装载的文件(如 DSP 应用程序)或数据(如滤波器设计), 通过 RS-232 串口送入主机单片机 U102, U102 通过主机接口将 PC 送来的程序或数据发给 DSP, PC 发送运行命令给 U102, U102 复位并使 DSP 运行装载的程序。

注: DSP 的目标程序必须转换成两个 8 位数据文件后才能下载。方法是在 DOS 下运行 TI 公司提供的 HEX500, 如 \HEX500 *.OUT 并按回车键即可将 *.OUT (学生自编) 文件转换成 *.X00 和 *.X01 二个 8 位数据文件。

(2) DSP 中数据读取: DSP 将运行结果存于 DRAM 中, 主机 AT89C52 通过主机接口读取数据并通过 PC 与主机间的异步口送给 PC (如频谱分析)

(3) 运行 PC 与信号系统实验平台的中文管理程序, 按下“信号与系统应用”按钮, 装载已编译好的目标文件, 按下“运行”按钮即可使 DSP 运行装载的程序。

三、实验内容

1. 熟悉 RS-232 接口电路的标准和电路组成。
2. 用高级语言编写 PC 异步串口的通信程序。
3. 用 51 单片机汇编语言编写单片机与 PC 的通信程序。
4. 参阅 DSP 主机接口的有关资料, 编写单片机通过主机接口读写 DSP 中 DRAM 中数据的程序。

四、实验报告

1. 画出计算机与实验平台串行通信的电路, 说明 MAX202 芯片的作用。
2. 描述 DSP 的 HPI 接口的工作原理, 给出 DSP 和主机 AT89C51 通信的程序框图。