第3章〓场效应晶体管基础


3.1表面电场效应

3.1.1表面电导





首先回顾半导体表面层的电场效应。如图31所示，理想的金属绝缘层半导体（MIS）结构的总电容C是由氧化层电容Cox和半导体空间电荷层电容Cs串联构成的如式（31）。


图31P型半导体衬底MIS结构
对应的电容构成

空间电荷层总电荷剂量|Qs|与半导体表面势Vs的关系如式（32）和图32所示，其中LD是德拜长度，如式（33）所示，εs是半导体的介电常数，qVB是半导体衬底中性区费米能级距离禁带中线的能量差，如式（34）所示。进而可知，Cs是可变电容，如式（35）所示，Vs可以显著改变Cs。再考虑到实际MIS结构的外加电压是VG，需要综合考虑VG在氧化层上的分压Vox和在半导体空间电荷层的分压Vs后，才能确定Cs，最终得到总电容C。这种复杂的变换关系导致C与VG之间呈现出比较复杂的依赖关系。图33给出了P型半导体衬底高频和低频下理想MIS结构的CV特性曲线，图上也标识出了半导体表面层积累（VG<0）、平带、耗尽、弱反型和强反型（弱反型右侧区域）几个特征区域的划分，图中CFB是平带电容，对应的VG是平带电压VFB。图中也给出了深耗尽扫描对应的CV曲线。




图32P型半导体衬底MIS结构表面势与空间电荷层
总电荷剂量的关系






图33P型半导体衬底MIS结构总电容与栅压VG的关系





1C=1Cox+1Cs（31）
|Qs|=2kTεsqLDFqVskT,np0pp0
=2kTεsqLDexp-qVskT+qVskT-1+
np0pp0expqVskT-qVskT-11/2（32）
LD=2εskTq2pp01/2（33）
VB=kTqlnNAni或VB=kTqlnNDni（34）
Cs=dQsdVs=εsLD-exp-qVskT+1+
np0pp0expqVskT-1FqVskT,np0pp0（35）


根据图34分析半导体空间电荷层内的电子和空穴浓度分布，如式（36）和式（37）所示。在外加栅压VG诱导出的电场作用下，半导体空间电荷层的电子和空穴单位面积改变量（单位为cm-2）分别由式（38）和式（39）表示。显然Δns和Δps的大小都是正相关于Vs的。进一步可以写出表层电导的改变量（单位为S·cm）表达式，如式（310）所示，其中μns和μps分别为电子和空穴的表面迁移率。最终可以得到半导体表层电导对Vs的依赖关系，如式（311）所示，其中σs(0)表示Vs=0时的半导体平带薄层电导率。式（311）清晰地指出了栅压在半导体表层诱导出的垂直于表面的电场对表层电导的调制作用，即场效应。值得指出的是，半导体表层空间内载流子在电场作用下受到额外的指向氧化层/半导体界面的引力作用，导致在表层内的载流子输运受到额外的界面散射作用，载流子的表面迁移率μs比体内的迁移率μb低，一般为体内迁移率的一半，如式（312）所示。




图34P型半导体衬底MIS结构空间电荷层能带和电势分布





np=np0exp(qV/kT)（36）
pp=pp0exp(-qV/kT)（37）
Δns= ∫∞0(np-np0)dx= ∫∞0np0expqVkT-1dx∝Vs（38）
Δps= ∫∞0(pp-pp0)dx= ∫∞0pp0exp-qVkT-1dx∝Vs（39）
Δσs=q(μnsΔns+μpsΔps)（310）
σs(Vs)=σs(0)+q(μnsΔns+μpsΔps)（311）
μs≈12μb（312）






3.1.2MOSFET发明简史



图35Julius E.Lilienfeld制备的场效应晶体管的结构示意图

正是因为存在式（311）的场效应，1926年Julius E.Lilienfeld申请了一个名为“Method and Apparatus for Controlling Electric Currents”的专利（美国专利号1745175），其核心就是制备了如图35所示的场效应晶体管（Field Effect Transistor，FET）。在这个结构中使用了金属Al作为栅极、源极和漏极，Al2O3作为栅极氧化层，化合物半导体Cu2S作为受控半导体材料。他给出的数据是Al2O3厚度为100nm，栅压100V，氧化层内的电场约为10MV/cm，而这个关键数据和目前大规模使用的Si基FET几乎一样。1934年Oskar Heil在剑桥大学工作时，也申请了一个用电容耦合方式控制半导体内电流流动的专利，其本质也是一个FET，但没引起人们的注意。

然而，这些专利并没有使FET器件实用化，正如1939年William Shockley写道： “对我来说，现在原则上已经可能用半导体而不是真空管来制造放大器了。”实际上他也没有成功制备出可以工作的FET。1946年，理论物理学家John Bardeen计算了半导体表面态，并说明了正是因为存在这些表面态才使得制备FET的试验屡试屡败。1947年12月，贝尔实验室在尝试FET的制备过程中实验不顺意外导致了点接触BJT的发明。1959年Martin M.Atalla和Dawon Kahng在贝尔实验室成功制备了第一只绝缘栅FET，并在1960年申请了一个名为“Electric field controlled semiconductor device”的专利（美国专利号3102230）。遗憾的是他们的器件频响特性很差，无法应用到电话系统，随后不了了之。

1961年，Kahng在备忘录里指出他的发明潜力很大，因为它易于制造并且可能应用于集成电路。但真正让这些潜力得到展示的是工作在仙童（Fairchild）半导体和美国无线电公司(RCA)的同行。1960年，美国无线电公司的Karl Zaininger和Charles Meuller成功制备出可以工作的金属氧化物半导体FET（MOSFET）。仙童半导体的华人C.T. Sah（萨支唐）制备出一个MOS控制的四极管。进而在1962年美国无线电公司的Fred Heiman和Steven Hofstein制备出由16个MOSFET构成的试验集成电路，如图36所示。

MOSFET的商用始于1964年。通用微电子公司推出了GME 1004产品，仙童半导体推出了FI100产品，如图37所示，两者都是P沟道MOSFET（PMOSFET），用于逻辑和开关应用。美国无线电公司推出了N沟道MOSFET（NMOSFET）器件3N98，用于信号放大。相比于BJT器件，MOSFET尺寸更小，功耗更低，因此目前超过99%的芯片中使用MOSFET。然而从1926年MOSFET概念的提出，到正式商用却花费了将近40年时间。




图36由16个MOSFET构成的集成电路试验品放大照片



图37仙童半导体的PMOSFET开关器件（FI 100）的放大照片








3.2工作原理


MOSFET如图38所示，是在MOS电容结构的基础上添加了源极S和漏极D两个PN结之后的一个器件。本书无特别说明，所述MOSFET都是以P型半导体衬底为基础的。在这个结构上，拥有栅极G和衬底极B，所以这是一个四端器件。这个平面器件的宽度为W，源漏之间栅控区域的长度为L。如图39所示，原则上讲，当G、B两级浮空的时候，S、D间是不导电的，因为存在两个头对头串联的PN结，总有一个PN结是反偏不导电的。当B极浮空，G极施加足够正的偏压时，半导体表层强反型成N型，此时S、D间的PN结消失开始导电。所以这是一个栅压控制的开关器件，本质上是电场调制了半导体表层的导电类型和能力。




图38MOSFET的基本结构




图39MOSFET的基本工作原理




表31对比了MOSFET和BJT的特性，值得注意的是MOSFET是一种单极性多子作用的电压控制型器件，在导通时只有一种载流子起作用。但MOSFET对氧化层与衬底半导体的界面特性非常敏感，界面态必须低，即Qit小，以便栅极电场能穿过界面进入衬底半导体层起到场效应调制表层电导的作用。所以，MOSFET的制备工艺要求很高，一般的工艺很难得到Qit足够小的界面，以至于栅极电场都基本终结在界面态上而导致栅极电场无法进入半导体表层，进而丧失了电场调制电导的作用。这也就是花费了近40年时间MOSFET才进入商用的本质原因。



表31MOSFET与BJT的特性对比




MOSFET
BJT


电场调节作用（E↑→σ↑→ID↑）少子注入→扩散→收集
多子作用（多子器件）少子作用（少子器件）
一种载流子（单极）两种载流子（双极）
输入阻抗高（MOS→绝缘体电阻大于109Ω）输入阻抗低（PN结正偏，共射约千欧）
电压控制器件电流控制器件
噪声低，抗辐射能力强τ少子（少子寿命）~Nit（复合中心浓度）
工艺要求高（Qit）工艺要求低
频率范围小，功耗低高频，大功率
集成度高集成度低


按照图39所示的工作原理，显然将图中N、P区掺杂类型对调也将形成一种新型的MOSFET，即PMOSFET。按照半导体表层强反型时反型载流子的极性，可以将MOSFET划分为NMOSFET和PMOSFET，前者对应P型半导体衬底，强反型的载流子是电子，后者对应N型半导体衬底，强反型的载流子是空穴。因为MOSFET导通时强反型的载流子只有薄薄一层连接了源漏两极，用沟道来描述这个反型导电薄层。表32给出了MOSFET的分类和常用符号。对于NMOSFET来说，当衬底半导体表层实现强反型所需VG>0时，称为增强型NMOSFET，也称为常关型NMOSFET； 若实现强反型所需VG<0，则称为耗尽型NMOSFET，也称为常开型NMOSFET。NMOSFET常简称为NMOS。对于PMOSET，若衬底半导体表层实现强反型所需VG<0时，则称为增强型PMOSFET，也称为常关型PMOSFET； 若实现强反型所需VG>0，则称为耗尽型PMOSFET，也称为常开型PMOSFET。PMOSFET常简称为PMOS。定义MOSFET达到强反型时所对应的VG为阈值电压VT。此外，表32还表明尽管MOSFET导通时VDS极性和IDS方向对于NMOS和PMOS是相反的，但载流子的运动方向是相同的，都是从源极流向漏极。MOSFET的常用符号表明这是一个四端器件，S、D之间用虚线表示，VG=0时，S、D之间是不导通的，对应增强型器件。S、D之间用实线，VG=0时，S、D之间是导通的，对应耗尽型器件。NMOS中的衬底极B有一个指向沟道区的箭头，表明导通时箭头指向N型反型层，即N型沟道。按照这个规定，PMOS中的箭头就应该是由沟道区指向衬底极B，即箭头的方向表示导通时半导体表层和衬底之间诱导出来的PN结的正偏方向（p→n）。



表32MOSFET的分类与符号





NMOSFET
PMOSFET



增强型耗尽型增强型耗尽型
衬底掺杂类型PN
S/D掺杂类型N+P+
载流子电子空穴
导通时VDS极性+-
导通时IDS方向D→SS→D
载流子运动方向S→DS→D
VT极性+--+
常用符号






图310NMOSFET的输入和
输出回路构成

图310给出了NMOS的输入和输出回路构成。因为栅极氧化层的存在，输入回路是没有直流特性的，因此直接探讨其输出特性，即以VGS为参变量描述IDS和VDS的关系。图311分别给出了增强型和耗尽型NMOS、PMOS对应的输出特性曲线，基本上对应每个VGS，IDS都是先随VDS增加而线性快速增加，然后进入饱和区，最后在VDS很大时IDS表现出击穿行为。对于NMOS，VDS都是正极性的，而对应PMOS的VDS都是负极性的，所以用统一坐标体系来表示，增强型NMOS和PMOS的输出特性曲线恰好是关于原点对称的（假设两个器件的导电特性除去极性其他都一致），耗尽型也是一样的情况。对于耗尽型MOS，定义夹断电压VP： 当VG=VP时，强反型消失，S、D间开路。




图311增强型和耗尽型NMOS、PMOS的输出特性曲线



MOSFET虽然没有直流输入特性可描述，但可以考察以VDS为参变量的IDS与VGS的关系。因为是用输入回路的VGS控制输出回路的IDS，所以称为转移特性，如图312所示。对于增强型MOSFET，固定VDS后只有当VGS>VT（NMOS）、VGS<VT（PMOS）时才会有明显的|IDS|，而对于耗尽型MOSFET，VGS>VP(NMOS)、VGS<VP(PMOS)，IDS就会明显有非零值了，而且对于耗尽型器件来说，当VGS=0时，IDS已经有非零值，器件已经导通。




图312增强型和耗尽型NMOS、PMOS的转移特性曲线



3.3MOSFET的阈值电压

3.3.1阈值电压的定义





如图313所示，以P型半导体衬底为例给出了MIS结构半导体空间电荷层常见的五种表面状态，即积累、平带、耗尽、弱反型和强反型状态对应的半导体表层的能带图，其中Vs是表面势，VB是式（34）定义的费米势（图中VB>0）。当半导体表层达到强反型时对应的VG为MOSFET的阈值电压VT，此时Vs=2VB。如图314所示，在不考虑金半接触电势差Vms、氧化层固定电荷Qf、氧化层内其他电荷Qox（Qm，Qot）时，VT仅由半导体表层强反型时的Vs和此时氧化层上的压降Vox串联而成。此时VT可以用式（313）表示，其中氧化层上的压降Vox是通过简单的电容原理即，QB/Cox换算得到的，式中和面积相关的量都取单位面积的值，QB（QB<0）是半导体空间电荷层的总负电荷面密度。注意，式中的QB忽略了反型载流子的贡献，


图313P型半导体衬底MIS结构中半导体空间电荷层常见的五种表面状态




图314P型半导体衬底MIS结构VG=VT时的能带图和电荷分布


只考虑了衬底固定电离电荷，因为反型层相比衬底空间电荷层来说太薄，在VG=VT时反型载流子的浓度与衬底固定电离电荷的浓度相同，但积分得到的电荷面密度远比固定电离电荷低得多，可以忽略。也正因为如此，在计算QB时使用了耗尽层近似，直接求解2VB承压下空间电荷层的固定电离电荷面密度。此外，从栅极发出经过氧化层的电力线最终都终结在这些固定电离电荷上（忽略反型电子），所以需要使用QB（QB<0）来计算Vox，尽管这些电荷实际上已经造成半导体空间电荷层的分压2VB。

当考虑金半接触电势差Vms、氧化层固定电荷Qf、氧化层内其他电荷Qox时，VT需要在式（313）的基础上增加平带电压VFB的分量，VFB由式（314）表达，其中ρ(x)是氧化层内其他电荷的分布函数，而式（315）表示ms对应抵消接触电势差Vms的平带电压分量。因此，实际的VT应由式（316）来表达。当然，一般VFB中ρ(x)的影响在工艺控制良好的情况下可以忽略，所以只需考虑ms和Qf的影响，而这些影响对NMOS和PMOS的VT来说是一样的。式（317）和式（318）分别给出了NMOS和PMOS的VT表达式。注意，对两种MOSFET来说都有Qf>0，所以式（317）和式（318）表明，相对于式（313）来说，Qf的影响使得VTn和VTp都向电压轴负方向平移，这是造成VTn和VTp对零点不对称的重要原因。


VT=2VB+|QB(dmax)|Cox=2kTqlnNAni+1Cox4NAεskTlnNAni1/2（313）
VFB=ms-QfCox-1Cox∫tox0xtoxρ(x)dx（314）
qms=Wm-Ws=-qVms（315）
VT=VFB+2VB+|QB(dmax)|Cox=VFB+2VB+qNAdmaxCox（316）
VTn=ms-QfCox+qNAdmaxCox+2kTqlnNAni（317）
VTp=ms-QfCox-qNDdmaxCox-2kTqlnNDni（318）






3.3.2影响阈值电压的因素
1. 功函数差qms的影响



图315不同掺杂类型半导体衬底掺杂浓度与对应栅电极材料造成的ms



根据式（315）可知，栅电极功函数Wm和半导体衬底功函数Ws都会影响ms。如表33所示，一般贵金属的Wm偏大，可以直接拉高ms。但受实际工艺所限，不是任意金属都能被选作栅极材料的，往往使用重掺杂P型多晶硅（P+poly）作为高功函数栅极材料。同样的，为了获得低功函数栅极材料，往往选用N+poly。表34表明Ws明显依赖于掺杂浓度和类型，如式（319）和（320）所示，其中χs为半导体亲和能，是一个常数。图315给出了不同栅极材料和衬底类型配对形成的MOS结构的ms对衬底掺杂浓度NB的依赖。显然根据式（319）可知，对于P型衬底，NB越大，Ws越大，ms越小。对于N型衬底，NB越大，Ws越小，ms越大。由图315也易看出N+poly（PSi）组合与P+poly（NSi）组合容易形成关于零点对称的ms，且通过多晶硅栅极的重掺杂可以实现比较小的