第3章
CHAPTER 3


CMOS电流源与电流镜






主要符号含义

vds,VDS,vDS交流小信号、静态直流和总漏源电压
vgs,VGS,vGS交流小信号、静态直流和总栅源电压
VODMOSFET的过驱动电压
L,WMOSFET沟道的长度和宽度
iout,IOUT,iOUT交流小信号、静态直流和总电流源输出电流
rout电流源的小信号输出电阻
VTH,VTHN,VTHPMOSFET、NMOS及PMOS的阈值电压
μn,μp表面电子、空穴迁移率
Cox单位面积MOSFET栅电容=εox/tox
Kn,KPNMOS及PMOS的工艺常数(或称为“跨导参数”)
λ,λn,λpMOSFET、NMOS及PMOS的沟道长度调制系数
gmMOSFET的跨导
ro晶体管的小信号输出电阻
gmbMOSFET体效应引起的跨导

3.1引言

电流源是模拟集成电路中的一种基本元件，它为放大器提供偏置电流和负载。在交流小信号等效电路中，电流源相当于一个很大的等效电阻。在模拟集成电路中采用电流源作为放大级的偏置元件和负载已经被广泛应用。由电流源提供电路偏置和负载，比使用电阻更经济，特别是对于很小的偏置电流，电流源占用的芯片面积更小。
本章讨论如何采用CMOS工艺中的MOSFET器件设计电流源电路。理想的电流源具有无穷大的输出电阻，也就是电流源的输出电流不受输出端电压变化的影响。而实际的电流源电路受限于器件特性，具有有限的输出电阻，而且还会消耗一定的电压裕度。因此，在电流源电路的设计中，就要考虑这两方面的特性。在MOSFET电流源的基础上，进一步地采用电流镜结构，以便得到精度更高的电流源。电流镜结构广泛地用于模拟集成电路的设计中。

3.2MOSFET电流源
3.2.1简单电流源

图31所示的是一种电流源的实现方法，电路图如图31(a)所示。当NMOS晶体管处于饱和区时，如果忽略沟道长度调制效应，NMOS晶体管的漏极电流可以提供一个电流近乎恒定的电流源。
控制M1栅极上的偏置电压VBIAS，即M1的栅源电压，就可以得到不同的电流值。然而，考虑到实际NMOS晶体管的沟道长度调制效应，NMOS晶体管漏极的输出电流会受到漏源电压的影响，即处于饱和区的NMOS电流源的输出电压vOUT会影响到输出电流iOUT，其I/V特性如图31(b)所示。


图31采用NMOS晶体管的电流源(电流沉)







当栅源电压vGS=VBIAS时，工作在饱和区的NMOS晶体管M1的漏极输出电流为



iOUT=12μnCoxWL(VBIAS-VTHN)2(1+λvOUT)(3.1)


对于特定的输出电压vOUT=VOUT，即输出电压固定在一个直流值上，而不考虑其变化，则有


iOUT≈IOUT=12μnCoxWL(VBIAS-VTHN)2(1+λVOUT)(3.2)


为了保证电流源的性能，NMOS晶体管处于饱和区，因此，输出节点的电压应保证


vOUT≥VBIAS-VTHN(3.3)


即输出电压应至少达到NMOS晶体管的饱和电压。此NMOS电流源的小信号输出电阻表示为


r-1out=iOUTvOUT≈λIOUT(3.4)


该电阻为NMOS晶体管的输出电阻。输出电阻越大，电流源越接近理想电流源。

这种电流源也可以采用PMOS晶体管来实现，如图32所示。为了区分图31所示的采用NMOS晶体管的电流源，根据输出端的电流方向，有时将图31所示的电流源称为“沉电流源”(sink current source)，简称“电流沉”(current sink)； 而图32所示的采用PMOS管的电流源称为“源电流源”(source current source)，简称“电流源”(current source)。但在很多场合，并不区分NMOS电流沉和PMOS电流源，统称为“电流源”。


图32采用PMOS晶体管的电流源


同样地，为了保证电流源的性能，PMOS晶体管处于饱和区，因此，输出节点的电压应保证


|vOUT-VDD|≥|VBIAS-VDD|-|VTHP|(3.5)


即


vOUT≤VBIAS+|VTHP|(3.6)


此PMOS电流源的小信号输出电阻为1/(λpIOUT)。


【例3.1】求基本电流源的输出电流。对于图31
所示的NMOS基本电流源，如果想要获得1mA的电流输出，在不考虑沟道长度调制效应的情况下，M1的输入偏置电压(即栅源电压)应该是多少？输出电压vOUT最低应该为多少？已知NMOS的参数为W=5μm，L=1μm，VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。在考虑沟道长度调制效应的情况下，计算当vOUT=2V和vOUT=4V时的输出电流。

解： 图31所示的电流源正常工作时需将NMOS晶体管偏置在其饱和区，因此，根据式(3.1)，忽略沟道长度调制效应，当栅源电压vGS=VBIAS时，这里Kn=μnCox=110μA/V2，有


iOUT=12μnCoxWL(VBIAS-VTHN)2=12×110×10-6×5×10-61×10-6×(VBIAS-0.7)2=1mA


由此得到VBIAS≈2.607V，可见很难算得一个很精确的电压值。输出电压vOUT最低值为


vOUT≥VBIAS-VTHN=2.607-0.7=1.907V


考虑沟道长度调制效应，如果vOUT=2V，则有


iOUT=12μnCoxWL(VBIAS-VTHN)2(1+λvOUT)

=12×110×10-6×5×10-61×10-6×(2.607-0.7)2(1+0.04×2)≈1.08mA


考虑沟道长度调制效应，如果vOUT=4V，则有


iOUT=12μnCoxWL(VBIAS-VTHN)2(1+λvOUT)

=12×110×10-6×5×10-61×10-6×(2.607-0.7)2(1+0.04×4)≈1.16mA


可见，由于存在沟道长度调制效应，基本电流源的输出电流容易受到输出电压的影响。


3.2.2共源共栅电流源
基本电流源的性能不是很好，受沟道长度调制的影响，此电流源的小信号输出电阻较小，输出电流iOUT容易受到输出节点vOUT电压的影响。

电流源的输出电阻可以采用图33(a)所示的思路来提高。在MOS晶体管的源极增加一个负反馈电阻，这样可以增加小信号输出电阻，计算小信号输出电阻的等效电路如图33(b)所示，则有


vs=-vgs2(3.7)

vbs2=-vs(3.8)


而iout全部流经rs，则rs上的电压降为


vs=ioutrs(3.9)


流经ro2上的电流为iout-gmb2vbs2-gm2vgs2，因而有


(iout-gmb2vbs2-gm2vgs2)ro2+vs=vout(3.10)


结合式(3.7)~式(3.10)，可以计算出电路的输出电阻为


rout=voutiout=rs+ro2+［(gm2+gmb2)ro2］rs≈(gm2ro2)rs(3.11)


其中gm2ro21并且gm2gmb2。可见rs的引入，增加了电流源电路的输出电阻。


图33采用源极负反馈电阻来提高输出电阻的技术



根据上述原理，可以考虑采用一个工作在饱和区的MOS晶体管来代替电阻
rs，如图34(a)所示，称为“共源共栅电流源”(cascode
cascode是cascade triode的缩写，是“级联三极管”意思，在MOS电路中常称为“共源共栅”。 current source)。小信号等效电路如图34(b)所示，由于M1的栅极偏置在固定直流电压下，在小信号等效电路中M1的栅极连接到交流地上，即vgs1=0，这样M1的作用等效为一个ro1电阻。因此，根据图33和式(3.11)，式(3.11)中的rs=ro1，得到小信号输出电阻为



rout=ro1+ro2+［(gm2+gmb2)ro2］ro1≈(gm2ro2)ro1(3.12)




图34共源共栅电流源

由此可见，共源共栅电流源具有非常大的输出电阻，电流源更加接近理想电流源。为了保证电流源的性能，所有NMOS晶体管应处于饱和区，因此，输出节点的电压应保证



vOUT≥(VGS1-VTHN)+(VGS2-VTHN)(3.13)


即输出节点处的最小电压为两个过驱动电压(VOD)之和。


【例3.2】
求共源共栅电流源的输出电流。对于图34所示的共源共栅电流源，如果想要获得0.1mA的电流输出，在不考虑沟道长度调制效应的情况下，M1的输入偏置电压(即栅源电压)应该是多少？M2栅极的偏置电压VBIAS2最低应该是多少？输出电压vOUT最低应该为多少？已知NMOS的参数为VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。假设所有NMOS晶体管的尺寸都为W=20μm，L=1μm。

解： 图34所示的电流源正常工作时，需将所有NMOS晶体管偏置在其饱和区，共源共栅电流源的电流由流经处于饱和区M1的漏极电流确定，因此，根据式(3.1)，忽略沟道长度调制效应，当栅源电压v
GS1=VBIAS1时，这里Kn=μnCox=110μA/V2，有


iOUT=12μnCoxWL(VBIAS1-VTHN)2=12×110×10-6×20×10-61×10-6×(V
BIAS1-0.7)2=0.1mA


由此得到VBIAS1≈1.0015V。
M1的过驱动电压VOD1为


VOD1=VBIAS1-VTHN=1.0015-0.7=0.3015V


M2处于饱和区，忽略沟道长度调制效应及体效应，则有


iOUT=12μnCoxWL(VGS2-VTHN)2=12×110×10-6×20×10-61×10-6×(VGS2-0.7)2=0.1mA


由此也得到VGS2≈1.0015V。
M2栅极的偏置电压VBIAS2最低应满足


VBIAS2≥VOD1+VGS2=0.3015+1.0015=1.303V


而输出电压vOUT的最低值为


vOUT≥VOD1+VOD2=VOD1+(VGS2-VTHN)
=0.3015+(1.0015-0.7)=0.603V



【例3.3】求共源共栅电流源的小信号等效输出电阻。对于图34所示的共源共栅电流源，所有晶体管都处于饱和区，可获得0.1mA的电流输出，共源共栅电流源的小信号输出电阻是多少？已知NMOS的参数为VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1，假设所有NMOS晶体管的尺寸都为W=20μm，L=1μm。

解： 所有NMOS晶体管都处于饱和区，根据式(3.12)，为了计算此共源共栅电流源的小信号输出电阻，如果忽略体效应，需要计算出ro1、ro2、gm2。流经晶体管的电流为0.1mA，根据式(2.39)，有


gm2=2KnWLID=2×110×10-6×20×10-61×10-6×0.1×10-3=663.3
μA/V


根据式(2.40)，有


ro1=ro2=1λID=10.04×0.1×10-3=250kΩ


由此，根据式(3.12)，得


rout≈(gm2ro2)ro1=663.3×10-6×250×103×250×103≈41.456MΩ


可见此共源共栅电流源具有很大的输出电阻。



3.3MOS电流镜
图31和图32所示的电流源的输出电流iOUT容易受到工艺、温度及电源的影响，iOUT由栅源电压vGS和阈值电压VTH决定，想要获得高精度的电压基准不是一件很容易的事情，而且不同芯片、不同晶圆上的器件阈值电压可能会有±10%左右的变化。即便能够提供精确的偏置电压，而μn和VTH受温度的影响，也很难获得准确的电流。因此，需要寻找实现电流源的其他方式。
3.3.1基本电流镜
为了获得更为精确的电流，电流源的设计常常是基于对电流基准的复制，电流镜就是完成这样的复制功能的电路结构，如图35所示。

图35基本MOS电流镜

M1和M2构成一个电流镜，两个工作在饱和区且具有相同柵源电压的相同晶体管传输相同电流，输出IOUT将复制参考电流基准IREF。至于电流基准如何产生，将在基准源一章中讨论。




电流镜中器件的尺寸也可以不一样。电流镜中两个MOS晶体管均处于饱和区，忽略沟道长度调制效应，如果仅考虑直流量，可以写为


IREF=12μnCoxWL1(VGS-VTHN1)2(3.14a)

IOUT=12μnCoxWL2(VGS-VTHN2)2(3.14b)


由于两个MOS晶体管在版图设计时可以相距很近，因此失配很小，这样两个MOS晶体管的阈值电压及工艺参数μnCox可以认为是相等的，可得


IOUT=(W/L)2(W/L)1IREF(3.15)


电流镜电路的特点是： IOUT与IREF的比值由器件尺寸的比率决定，不受工艺和温度的影响。设计者可以通过器件的尺寸比来调整输出电流的大小。另外，从式(3.15)也可以看出，电流镜可作为电流放大器来使用。



【例3.4】


图36电流镜的电流复制


图36所示的所有晶体管都处于饱和区，忽略沟道长度调制效应，试写出各个输出电流的表达式。
解： 所有晶体管都处于饱和区，并且忽略沟道长度调制效应，那么各个输出电流的表达式为


IOUT1=(W/L)N2(W/L)N1IREF

IOUT2=(W/L)N3(W/L)N1(W/L)
P2(W/L)P1IREF


可见利用电流镜，可以非常方便地得到需要的电流值。



图35所示的基本电流镜在不考虑沟道长度调制效应的情况下，输出电压的最小值和图31所示的电流源一样，需要保证M2处于饱和区，vOUT≥VGS-VTHN=VOD，即输出节点处电压的最小值为一个过驱动电压。此过驱动电压由流经工作在饱和区MOS晶体管上的电流确定，根据工作在饱和区的MOS晶体管漏极电流公式(2.12)，可得


VOD=VGS-VTHN2=2IOUTμnCoxLW2=2IREFμnCoxLW1(3.16)


在电流镜电路的实际设计中，通常采用叉指MOS管，每个“叉指”的沟道长度相等，复制倍数由叉指数决定，减小由于漏源区边缘扩散所产生的误差，以减小因器件的失配造成的电流失配。如图37(a)所示的4倍电流的电流镜电路，采用图37(b)所示的叉指结构的版图设计，假设晶体管每个叉指具有相同的失配，若每个叉指的宽度为(10±0.1)μm ，则
M1和M2实际的宽度为W1＝(10±0.1)μm、W2＝4(10±0.1)μm，则IOUT/IREF=4(10±0.1)/(10±0.1)=4，可见可以得到较好的匹配。若采用如图37(c)所示的版图，则M1和M2的实际的宽度
为W1＝(10±0.1)μm,W2＝(40±0.1)μm，则IOUT/IREF=(40±0.1)/(10±0.1)≈4±0.03，就产生了较大的电流失配。


图37电流镜电路的版图设计



电流镜在芯片上的分布可以采用电压方式或者电流方式。电压方式的好处是节省布线，包括地线只需要两根线，并且节省器件个数，对节省芯片面积有好处。但电流镜在芯片上的分布采用电压传递的方式有明显的缺点，如图38(a)所示，长连线寄生电阻上的压降会影响电流镜复制晶体管的栅源电压，从而造成复制晶体管出现不同的偏置。同时，由于复制晶体管和被复制侧的晶体管分布在芯片上的不同位置，因此晶体管的失配也较大，会造成较大电流失配。因此，应尽量采用电流传递、本地电流镜复制的方式，如图38(b)所示，这样连线上寄生电阻的电压降不会影响电流镜对管对电流的复制精度，并且电流镜晶体管可以实现较好的匹配，这样就可以达到减小电流失配的目的。


图38电流镜在芯片上的分布设计


3.3.2共源共栅电流镜
在以上基本电流镜的讨论中，忽略了沟道长度调制效应的影响。实际上，这一效应给电流镜带来了很大的误差。考虑沟道长度调制效应，对于图35所示的基本电流镜，有


IREF=12μnCoxWL1(VGS-VTH)2(1+λVDS1)(3.17a)

IOUT=12μnCoxWL2(VGS-VTH)2(1+λVDS2)(3.17b)


其中两个NMOS晶体管具有相等的阈值电压VTH和工艺参数μnCox，则有


IOUT=(W/L)2(1+λVDS2)(W/L)1(1+λVDS1)IREF(3.18)


当VDS1=VDS2时，电路具有良好的电流复制性能，但由于M2受输出端的影响，VDS2很少能够等于VDS1，这样就造成了电流复制的误差。同时，也应注意到，对于特定的漏源电压偏差(VDS2-VDS1)，随着沟道长度调制系数λ的减小(也就是具有更大输出电阻)，电流镜的精度将明显提高。基本电流镜输出节点处的小信号输出电阻等于1/(λIOUT)。

从增加小信号输出电阻来提高电流源质量的角度考虑，可以在基本电流镜的基础上，在输出侧采用图34所示的共源共栅电流源结构，如图39所示。可见图39所示的电流源输出部分的小信号输出电阻比较大，输出电流受输出节点电压的影响较小。但是，在这个电路中，也不能保证M2的VDS2电压等于M1的VDS1电压，因此，图39所示的电路也不能进行精确的电流复制。
为了提高电流复制精度，抑制沟道长度调制的影响，可以采用如图310所示的结构，由于在电流镜的输入侧和输出侧均采用共源共栅结构，因此称为“共源共栅电流镜”(cascode current mirror)。在图310所示电路中，V
B=VGS0+VX=VGS0+VGS1，同时VB=VGS3+V
Y，如果使(W/L)3/(W/L)0=(W/L)2/(W/L)1，那么VGS3=VGS0，VX=VY，则电流镜能够进行精确的电流复制。


图39输出侧为共源共栅电流源的基本电流镜




图310共源共栅电流镜


显而易见，图310所示的共源共栅电流镜的小信号输出电阻与图39及图34所示的共源共栅电流源是一致的，即


rout,mirror=ro2+ro3+［(gm3+gmb3)ro3］ro2≈(gm3ro3)ro2(3.19)


从式(3.19)可见共源共栅结构增大了电流镜的输出电阻，也就是提高了电流源的性能，使Y点电压免受输出电压VOUT的影响。

共源共栅电流镜具有很好的电流复制性能，并且也具有很大的输出电阻。但是在图310所示的共源共栅电流镜结构中，为了能够进行精确复制，要保证VY=VX=VGS1，并且要保证所有MOS晶体管处于饱和区，其输出节点处的电压应保证


vOUT≥VGS1+(VGS3-VTHN3)=(VGS1-VTHN1)+(VGS3-VTHN3)+VTHN1(3.20)


即输出节点处的最小电压为两个过驱动电压(VOD)加上一个阈值电压(VTHN)。对比图34或图39
所示的共源共栅电流源，要保证所有MOS晶体管处于饱和区，输出节点处的最小电压可以等于(VGS2-VTHN2)+(VGS3-VTHN3)，即两个过驱动电压之和。由此可见，共源共栅电流镜额外占用了输出节点的电压裕度。图311清楚地显示了这点。



图311共源共栅电流源与共源共栅电流镜对输出电压的要求




【例3.5】
求共源共栅电流镜的输出电压范围。对于图310所示的共源共栅电流镜，IREF=0.1mA，输出电压vOUT最低应该为多少？已知NMOS的参数为VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。假设所有NMOS晶体管的尺寸都为W=20μm，L=1μm。

解： 图310所示的电流镜正常工作时需将所有NMOS晶体管偏置在其饱和区，VY=VX=VGS1，因此，为了便于计算，忽略沟道长度调制效应，这里Kn=μnCox=110μA/V2，由于所有晶体管尺寸一样，因此，IOUT=IREF=0.1mA。


IOUT=12μnCoxWL(VGS1-VTHN)2=12×110×10-6×20×10-61×10-6×(VGS1-0.7)2=0.1mA


由此得到VGS1≈1.0015V。
M1的过驱动电压VOD1为


VOD1=VGS1-VTHN=1.0015-0.7=0.3015V


对于M3，其处于饱和区，并忽略沟道长度调制效应及体效应，则有


IOUT=12μnCoxWLV2
OD3=12×110×10-6×20×10-61×10-6×V2OD3=0.1mA


由此也得到VOD3≈0.3015V。
因此，图310所示的共源共栅电流源输出电压vOUT的最低值为


vOUT≥VGS1+(VGS3-VTHN3)=VOD1+VOD3+VTHN1

=0.3015+0.3015+0.7=1.303V



3.3.3大摆幅的共源共栅电流镜

共源共栅电流镜的输出侧占用更多电压裕度的根本原因在于： 被复制一侧的共源MOS晶体管(图311所示的M1)的漏极连接到了栅极上，这样虽然可以保证M1处于饱和区，但M1的VDS必须等


图312大摆幅的共源共栅电流镜
于VGS，并且M1和M2的漏极电位相等，这样就消耗了额外的电压裕度。实际上，处于饱和区的M1的VDS电压

的最小允许电压应该可以低至VGS-VTHN。为了解决这个问题，可以将图311改造为图312所示的电路结构，复制一侧的共源MOS晶体管M1的栅极并不再连接在漏极，而是连接在共栅管M0的漏极，即图312所示的Z点。这样，M1管的漏源就有可能降低到一个过驱动电压值。为了能让电路正常工作，必须考查VB的电压的选择，使M1和M0都处于饱和区。为了使M1处于饱和区，应满足V
X≥VZ-VTHN1，而VX=VB-VGS0； 为了使M0处于饱和区，应满足VZ≥VB-VTHN0，而VZ=VGS1，由此得


VGS0+(VGS1-VTHN1)≤VB≤VGS1+VTHN0(3.21)




图313大摆幅共源共栅电流镜共栅电压的产生电路


即当VGS0-VTHN0≤VTHN1时VB有解，因此，在电路设计时，注意M0的过驱动电压要小于一个M1晶体管的阈值电压。
在图312中，所有MOS晶体管都处于饱和区，当选择VB=VGS0+(VGS1-VTHN1)=VGS3+(VGS2-VTHN2)时，电流镜消耗最小的电压裕度，即其输出节点的最小电压可以降低至


vOUT,min=(VGS3-VTHN3)+(VGS2-VTHN2)(3.22)


即输出端最低电压可以为两个过驱动电压，并且也可以精确复制电流。


现在的问题是如何获得VB电压。从电流镜消耗最小电压裕度时的VB电压表达式来看，VB的电压要大于或等于一个VGS电压加上一个过驱动电压(VOD=VGS-VTHN)，或者也可以是两个过驱动电压加上一个阈值电压，即VB,min=2VOD+VTHN。图313给出了几种电路的方案。在图313(a)中，M5提供VGS5≈VGS0，M4和RB提供VDS4=VGS4-RBI1≈VGS1-VTHN1=VOD1。但是，这种电路结构有两方面的误差： 一是M0存在体效应，而M5不存在体效应，同样，M4存在体效应，而M1不存在体效应，这都会造成提供的栅源电压和过驱动电压与需要的电压不能很好地保证一致； 二是电阻RB在集成电路工艺中误差较大，很难精确控制RBI1使之等于M1管的阈值电压VTHN1。

图313(b)中采用了一个栅漏连接的M6代替电阻，通过选取很大的W/L，在电流I1较小的情况下，让VGS6逼近其阈值电压VTHN6，因此VDS4≈VGS4-V
THN6≈VOD，M5仍提供VGS5≈VGS0，得到VB=VDS4+VGS5≈VOD+VGS0。此电路不需要电阻，但仍然由于体效应而存在误差。
在图313(c)电路中，假设M0~M3采用相同的尺寸(W/L)，流经的参考电流为IREF，可将电流镜中M0~M3需要的过驱动电压记为VOD，忽略沟道长度调制效应和体效应，即


IREF=12μnCoxWL(VGS-VTHN)2=12μnCoxWLV2OD(3.23)


M4的栅漏连接在一起，让M4的宽长比(W/L)是M0~M3宽长比的1/4，并流过相同的参考电流IREF，则有


IREF=12μnCoxW4L(VGS4-VTHN)2(3.24)


由式(3.23)和式(3.24)，得到M4上的栅源电压为


图314自偏置大摆幅共源共栅电流镜




VGS4=VTHN+2VOD(3.25)



因此有VB=VGS4=VTHN+2VOD。此电路只需一个晶体管便可以产生需要的VB偏置电压。但M0存在体效应，而M4没有体效应。因此，在这几种方案中，在设计时都要留出一定的余量，以便保证M0~M3始终处于饱和区中。

在图313所示的电路方案中，需要单独设计一个电路来产生偏置电压VB。为了降低功耗，可以去掉这个单独的偏置产生电路，将其与共源共栅电流镜电路结合起来，形成一个称为“自偏置大摆幅共源共栅电流镜”电路，如图314所示。结合图312和图313，M1的栅极连接到M0的漏极，其电位为VTHN+VOD，在参考电流这一侧电路支路增加一个电阻R，使IREFR=VOD，这样，M0和M3栅极的偏置电压就是需要的偏置电压VB=VTHN+2VOD。


【例3.6】
求大摆幅共源共栅电流镜的输出电压范围。对于图312所示的大摆幅共源共栅电流镜，IREF=0.1mA。偏置电压VB最低是多少？输出电压vOUT最低应该为多少？已知NMOS的参数为VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。假设所有NMOS晶体管的尺寸都为W=20μm，L=1μm。
解： 图312所示的大摆幅电流镜正常工作时需将所有NMOS晶体管偏置在其饱和区，为了便于计算，忽略沟道长度调制效应，这里Kn=μnCox=110μA/V2，由于所有晶体管尺寸一样，因此，IOUT=IREF=0.1mA。


IREF=12μnCoxWLV2OD1=12×110×10-6×20×10-61×10-6×V2OD1=0.1mA


由此计算出M1的过驱动电压VOD1为


VOD1=0.3015V


对于M0，其处于饱和区，并忽略沟道长度调制效应及体效应，则有


IREF=12μnCoxWLV2OD0=12×110×10-6×20×10-61×10-6×V2
OD0=0.1mA


由此也得到VOD0≈0.3015V。为了能使M1和M0都偏置在饱和区，vB最低电压应满足


VB,min=VOD1+VOD0+VTHN=0.3015+0.3015+0.7=1.303V


由上述分析可知，由于所有处于饱和区的NMOS晶体管的尺寸一样，且流经相同电流，如果忽略沟道长度调制效应
及体效应，这些晶体管的过驱动电压是一样的，因此，图312所示的共源共栅电流源输出电压vOUT
的最低值为


vOUT,min=VOD3+VOD2=0.3015+0.3015=0.603V



3.3.4威尔逊电流镜
还有一种电流镜，如图315(a)所示，是著名的“威尔逊电流镜”，采用NMOS晶体管形式。
威尔逊电流镜采用电流负反馈结构，使其具有很大输出电阻，输出电阻rout的小信号等效电路如图315(b)所示。由于M2采用二极管方式连接，其等效小信号输出电阻为(ro2‖1/gm2)。由于ro2比1/gm2大很多，M2的输出电阻等效为1/gm2。忽略体效应的影响，有



vgs3=ixgm2(3.26)

vgs1+vgs3=-gm3vgs3ro3(3.27)


将vgs1用vgs3表示，则式（3.27）可化简为


vgs1=-1+gm3ro3vgs3=-1+gm3ro3ixgm2(3.28)


对图315(b)所示的电路采用KVL定律，可以得到


vx=ix-gm1vgs1ro1+ixgm2(3.29)


将vgs1代入式（3.29）并化简，得到输出电阻rout为


rout=vxix=ro1+1gm2+gm1gm2ro1(1+gm3ro3)

≈ro1+ro11+gm3ro3 当gm1=gm2=gm3时(3.30)


其中，ro1和ro3分别为M1、M3的输出电阻。
图315所示的威尔逊电流镜在输出端的最低输出电压应保证


vOUT≥VGS2+(VGS1-VTHN1)=(VGS1-VTHN1)+(VGS2-VTHN2)+VTHN2(3.31)


和共源共栅电流镜一样，威尔逊电流镜也消耗了额外的电压裕度。
图315(a)所示的电路还存在一个问题： M2、M3的漏极电压VDS2、VDS3不相等，因此导致它们的漏极电流ID2、ID3不相等。这个问题可以通过添加一个二极管连接的MOSFET
来解决，如图315(c)所示。这种修改保证了M2、M3具有相同的漏极电压，从而获得相同的漏极电流。


图315威尔逊电流镜


图315所示的威尔逊电流镜可以实现和共源共栅同样量级的输出电阻。注意在图315(a)中二极管连接的M2的输
出电阻较低，将M2的栅连接到固定偏置上，如图316所示，M2的等效输出电阻变为
ro2，这样，可以进一步提高电流镜的输出电阻，忽略体效应影响，即


图316调节型共源共栅电流镜




rout=ro1+ro2(1+gm1ro1+gm1ro1gm3ro3)

≈ro2gm1ro1gm3ro3(3.32)



这种新的电流镜结构称为“调节型共源共栅电流镜”(regulated cascode current mirror)，其输出电阻可以达到
g2mr3o量级。

在本节中，上述讨论的电流镜都采用NMOS晶体管来实现。实际上，采用PMOS晶体管同样可以实现上述电流镜结构，电路的小信号等效电路也与NMOS的电流镜是一致的。因此，电路性能的讨论也是一致的，并且在n阱的CMOS工艺中，由于PMOS晶体管可以被做在单独的n阱中，因此，可以消除体效应对电路的影响。
3.4本章小结
电流源是模拟集成电路中重要的一个电路部件，它为放大器提供偏置及负载。电流镜是实现电流源电路的常用电路结构。为了提高电流源的性能，在电流源电路和电流镜电路的设计中，需要考虑其输出电阻和输出节点处的输出摆幅。基本电流源是采用工作在饱和区的MOS晶体管形成的，但其输出电阻较小。为了提高输出电阻，可以采用共源共栅的结构。采用复制电流的电流镜结构可以产生受电压、工艺及温度影响较小的电流源。共源共栅电流镜进一步降低了输出电压对复制电流精度的影响。然而，对于低电源电压工作的电路而言，共源共栅电流镜会限制电路的性能，这是由于其消耗了额外的输出电压裕度，因此，需要对其改造形成大摆幅的共源共栅电流镜电路。威尔逊电流镜利用电流反馈可以获得较大的输出电阻，在威尔逊电流镜的基础上，形成的调节型共源共栅电流镜提供了更大量级的输出电阻，在对输出电阻要求高的应用中，可以考虑采用这种结构。
习题

1. 求基本电流源的输出电流，对于图31所示的NMOS基本电流源，如果想要获得100μA的电流输出，输出电压vOUT最低应该为多少？已知NMOS的参数为W=20μm，L=1μm，VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。在考虑沟道长度调制效应的情况下，分别计算
当vOUT=2V和vOUT=4V时的输出电流。

2. 求基本电流源的小信号输出电阻，对于图31所示的NMOS基本电流源，晶体管处于饱和区，获得100μA的电流输出，求出此NMOS电流源的小信号输出电阻是多少？已知NMOS的参数为W=20μm，L=1μm，VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。

3. 对于图32所示的PMOS基本电流源，VDD=5V，如果想要获得100μA的电流输出，在不考虑沟道长度调制效应的情况下，M1的输入偏置电压(即栅源电压)应该是多少？输出电压vOUT最高应该为多少？已知PMOS晶体管的参数为W=20μm，L=1μm，VTHP=-0.7V，Kp=50μA/V2，λ=0.05V-1。在考虑沟道长度调制效应的情况下，分别计算当vOUT=1V和vOUT=3V时的输出电流。

4. 对于图32所示的PMOS基本电流源，晶体管处于饱和区，获得100μA的电流输出，求出此PMOS电流源的小信号输出电阻是多少？已知PMOS晶体管的参数为W=20μm，L=1μm，VTHP=-0.7V，Kp=50μA/V2，λ=0.05V-1。

5. 对于图317所示的PMOS共源共栅电流源，VDD=5V，如果想要获得0.1mA的电流输出，在不考虑沟道长度调制效应的情况下，M1的输入偏置电压VBIAS1应该是多少？M2的栅极偏置电压VBIAS2最高应该是多少？输出电压vOUT最高应该为多少？已知PMOS的参数为VTHP=-0.7V，Kp=50μA/V2，λ=0.05V-1。假设所有PMOS晶体管的尺寸都为W=20μm，L=1μm。


图317PMOS共源共

栅电流源

6. 对于图317所示的PMOS共源共栅电流源，所有晶体管都处于饱和区，获得0.1mA的电流输出，共源共栅电流源的小信号输出电阻是多少？已知PMOS的参数为VTHP=-0.7V，Kp=50μA/V2，λ=0.05V-1。假设所有PMOS晶体管的尺寸都为W=20μm，L=1μm。

7. 对于图310所示的共源共栅电流镜，IREF=0.1mA。如果想要获得IOUT=0.2mA的电流输出，如何设计此共源共栅电流镜电路中的器件尺寸？输出电压vOUT最低应该为多少？已知NMOS的参数为VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1，NMOS晶体管M0和M1的尺寸都为W=20μm，L=1μm。

8. 对于图313(a)所示的大摆幅共源共栅电流镜，IREF=0.1mA。求偏置电压VB最低是多少？输出电压vOUT最低应该为多少？如何设计提供VB电压的偏置电路？已知NMOS的参数为VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1，假设所有NMOS晶体管的尺寸都为W=20μm，L=1μm。

9. 对于图316所示的调节型共源共栅电流镜，所有晶体管都处于饱和区，IREG=IREF=0.1mA，可获得100μA的电流输出，试求此调节型共源共栅电流镜的小信号输出电阻。已知NMOS的参数为W=20μm，L=1μm，VTHN=0.7V，Kn=110μA/V2，λ=0.04V-1。