第3章 CHAPTER 3 门电路 在数字电路中,实现各种逻辑运算电路的基本单元是门电路。本章重点讨论目前使用最多的TTL和CMOS集成逻辑门电路的工作原理、逻辑功能,并以反相器为例,讨论集成门电路的电气特性——传输特性、输入特性和输出特性,目的是为正确使用这些门电路打下一定的基础。由于组成门电路的基本元件(二极管、三极管、MOS管)通常工作在开关状态,本章也对这些元件的开关特性和由它们组成的分立元件门电路进行简要的讨论。 3.1概述 实现基本逻辑运算和复合逻辑运算的电子电路称为逻辑门电路,简称门电路。常用的门电路有与门、或门、非门、与非门、或非门、与或非门、异或门、同或门等,在数字电路中,它们分别实现与、或、非、与非、或非、与或非、异或、同或等逻辑运算。 集成门电路主要有TTL门电路和CMOS门电路。TTL集成电路使用的基本开关元件是半导体三极管,其优点是工作速度高,缺点是功耗大,制作大规模集成电路尚有一定困难,在中、小规模集成电路中至今仍是使用较广泛的一种电路。TTL门电路是一种小规模集成电路。CMOS集成电路使用的基本开关元件是N沟道增强型MOS管和P沟道增强型MOS管,因电气特性具有互补对称性而得名。CMOS集成电路的优点是功耗小,无论是在小规模、中规模还是大规模集成电路中均占有一定优势; 缺点是工作速度比TTL电路慢。CMOS门电路是一种小规模集成电路。 图3.1.1高电平和低电平示意图 数字电路中的信号只有高电平UH和低电平UL两种状态。电平与电位的区别是: 在数字电路中,电位是一个确定的值,而高电平和低电平是两种状态,是两个不同的、可以明确区别开来的电位范围,因为在实际工作中,只要电路能够确切地区分出高、低电平就足够了。例如,在TTL门电路中,2.4~3.6V的电位范围都称为高电平,0~0.8V的电位范围都称为低电平,如图3.1.1所示。 在数字电路中,用1表示高电平,用0表示低电平时,称为正逻辑; 用0表示高电平,用1表示低电平时,称为负逻辑。在本书中,若不作特别说明,则一律采用正逻辑规定。 3.2半导体器件的开关特性 由于组成门电路的基本元件(半导体二极管、三极管、MOS管)通常工作在开关状态,熟悉它们在开关状态下的电气特性,对于学习集成门电路是非常有帮助的。 3.2.1二极管的开关特性 一个理想的开关在接通时,其接触电阻为0,在开关上不产生压降; 在开关断开时,其电阻为无穷大,在开关中没有电流。由于二极管具有单向导电的特性,即加正向电压导通,加反向电压截止,因此,在数字电路中,可以将二极管作为一个受电压控制的开关来使用。二极管作开关使用时和理想开关相比,虽然存在一定差异(导通时电阻不为0,截止时电流不为0),但在实际工程中的绝大多数情况下,这些差异都是可以忽略的。 1. 静态特性 半导体二极管的符号及伏安特性如图3.2.1所示。 图3.2.1半导体二极管及伏安特性 由图3.2.1可见,外加反向电压时,二极管处于截止状态,电流基本为0,相当于开关断开。当反向电压达到U(BR)时,二极管被反向击穿。 外加正向电压小于0.5V时,二极管工作在死区,仍处于截止状态。只有在uD>0.5V后二极管才导通,且当uD达到0.7V后,即使iD在很大范围内变化,uD≈0.7V。理想情况下,相当于开关闭合。 1) 导通条件及导通时的特点 uI>0.7V,看成是二极管导通的条件,而且一旦导通,uD≈0.7V,二极管如同一个具有0.7V压降的闭合开关。当二极管的正向导通压降和正向导通电阻比外加电压和外接电阻小很多时,甚至连0.7V也忽略不计,可将二极管看成理想开关。二极管导通时的直流等效电路如图3.2.2所示。 图3.2.2二极管导通时的直流等效电路 2) 截止条件及截止时的特点 uI<0.5V,看成是二极管截止的条件,而且一旦截止,iD≈0,如同开关断开。二极管截止时的直流等效电路如图3.2.3所示。 图3.2.3二极管截止时的直流等效电路 2. 动态特性 由PN结的导电原理知,在PN结中存在电容效应,在动态情况下,即加到二极管两端的电压突然反向时,无论二极管是导通还是截止,都要经过一段延迟时间才能完成。加到二极管两端的电压突然反向时电流的变化情况如图3.2.4所示。 图3.2.4二极管开关电路及波形图 需要注意的是: (1) 当uI由高电平变为低电平时,二极管并未立即截止,还有很大的反向电流。只有经过toff关断时间后才真正截止。 (2) 由于开通时间ton比关断时间小得多,所以通常将关断时间作为二极管的开关时间,一般为几纳秒。 例3.2.1二极管电路如图3.2.5所示,uI=10sinωtV,画出uO的波形(设二极管为理想二极管,即没有死区电压且导通时二极管上电压为0)。 解因为二极管为理想二极管,对于图3.2.5(a),当uI>5V时,二极管D导通,相当于开关合上,使得uO=5V; 当uI<5V时,二极管D截止,相当于开关断开,有uO=uI。 图3.2.5例3.2.1的图 对于图3.2.5(b),当uI>5V时,二极管D导通,有uO=uI; 当uI<5V时,二极管D截止,有uO=5V。 根据以上分析,可画出uO的波形,如图3.2.6所示。 图3.2.6例3.2.1的解 3.2.2三极管的开关特性 半导体三极管的特点是具有电流放大能力,能通过基极电流控制其工作状态。三极管有截止、饱和和放大3个工作区。在数字电路中,三极管作为开关元件,通常工作在截止区和饱和区。下面以硅NPN管为例讨论其开关特性。 1. 静态特性 三极管的符号、开关电路、输入特性及输出特性如图3.2.7所示。 图3.2.7三极管的符号、开关电路、输入特性及输出特性 1) 截止条件及截止时的特点 从输入特性看,当uBE<0.5V时,三极管处于截止状态。因此在数字电路的分析、估算中,将uBE<0.5V作为三极管截止的条件,然而这种截止并不可靠。为了使三极管可靠截止,应使发射结处于反向偏置,因此,三极管可靠截止的条件为 uBE<0V(3.2.1) 截止时的特点: iB=0、iC≈0、uCE≈UCC,如同开关断开一样。三极管截止时的直流等效电路如图3.2.8所示。 图3.2.8三极管截止时的直流等效电路 2) 饱和条件及饱和时的特点 在图3.2.7(b)中,若输入电压uI增大,当iB=IBS=ICS/β时,三极管进入临界饱和状态。 若iB>IBS,则三极管饱和,即三极管饱和的条件为 iB>IBS(3.2.2) 三极管饱和时,电路中各电流、电压有如下关系: ICS=UCC-UCESRC≈UCCRC(3.2.3) IBS≈ICSβ(3.2.4) iB=uI-UBERb(3.2.5) 以上关系式中,iB是三极管的实际基极电流; ICS是三极管临界饱和时的集电极电流; β是放大器; IBS是相应的基极电流; UCES是三极管的饱和压降,UCES≈0.3V,可忽略不计; UBE是发射结正向压降,约为0.7V。 三极管饱和时的特点: UBE≈0.7V,UCE=UCES≈0.3V。因此,三极管饱和后集电极与发射极之间如同开关闭合一样,其等效电路如图3.2.9所示。 图3.2.9三极管饱和时的直流等效电路 2. 动态特性 三极管的开关过程与二极管相似,也存在开通时间ton和关断时间toff 。在如图3.2.7(b)所示的三极管开关电路中输入理想脉冲uI时,集电极电流iC和输出电压uO滞后于uI变化,如图3.2.10所示。 图3.2.10三极管的开关时间 在图3.2.10中可以看到,当uI由-UR跳变到UF时,三极管要经过开通时间ton后才能由截止状态转换到饱和导通状态。当uI由UF跳变到-UR时,三极管要经过关断时间toff后才能由饱和导通状态转换到截止状态。由于开通时间ton比关断时间小得多,所以通常将关断时间作为三极管的开关时间,一般为纳秒量级。 三极管开关时间的存在,影响了三极管的开关速度,开关时间的长短与三极管饱和深度——iB/IBS关系很大,饱和深度越深,关断时间越长。为了加快三极管的开关速度,就需要限制饱和深度,即减小iB/IBS。在某些系列的门电路中,采用了抗饱和三极管。抗饱和三极管由普通三极管和肖特基二极管(简称SBD)组合而成,如图3.2.11所示。由于SBD的开启电压只有0.3~0.4V,所以当三极管的bc结进入正向偏置后,SBD首先导通,并将bc结的电压钳位在0.3~0.4V,使uCE保持在0.4V左右,从而有效地制止了三极管进入深度饱和状态。 图3.2.11抗饱和三极管 3.2.3MOS管的开关特性 场效应管的特点是通过栅、源电压控制其工作状态。在数字电路中,场效应管作为开关元件,一般工作在截止区和可变电阻区。 1. N沟道增强型绝缘栅场效应管的工作原理 N沟道增强型绝缘栅场效应管的结构和符号如图3.2.12所示。 图3.2.12NMOS管的结构及符号 1) 当uGS=0时 若在D、S间加电压,由于两个PN结中总有一个是反向偏置,所以D、S间不会形成电流iD——MOS管处于截止状态。 2) 若加大uGS,满足0<uGS<UTN(开启电压) 在uGS电场作用下,P衬底中少量少数载流子被吸引到SiO2与P衬底交界面处,但不足以将两个N区接通,即不能形成导电沟道——场效应管仍处于截止状态。 3) 若继续加大uGS,满足uGS>UTN 在uGS电场作用下,P衬底中大量少数载流子被吸引到SiO2与P衬底交界面处,将两个N区接通,形成导电沟道——场效应管处于导通状态。 2. 静态特性 N沟道增强型MOS管的转移特性和漏极特性如图3.2.13所示。 图3.2.13NMOS管的特性曲线 1) 截止条件及截止时的特点 从特性曲线可见,uGS<UTN时,MOS管截止。因此在数字电路的分析和估算中,将uGS<UTN作为NMOS管截止的条件。 截止时的特点: iD=0,D、S间的电阻Roff非常大,可达109Ω以上,如同开关断开。其等效电路如图3.2.14所示。 图3.2.14NMOS管开关电路及截止时的等效电路 2) 导通条件及导通时的特点 uGS>UTN时,MOS管导通。在数字电路中,MOS管导通时,一般工作在可变电阻区。因此在分析和估算中,将uGS>UTN作为NMOS管导通的条件。 导通时的特点: D、S间的导通电阻Ron较小,只有几百欧姆,如同一个具有一定电阻的闭合了的开关,如图3.2.15所示。 图3.2.15NMOS管开关电路及导通时的等效电路 在图3.2.15中,若RD选得合适,即满足RonRDRoff,则截止时,有 uO=UDD×RoffRD+Roff≈UDD 导通时,有 uO=UDD×RonRD+Ron≈0 实现了高、低电平输出。 3. 动态特性 和三极管一样,在MOS管栅极加上跳变输入电压时,其状态转换也是要一定时间的,而且由于MOS管输入电阻高、3个电极间均存在电容,导通时电阻达几百欧姆,所以状态转换所需要的时间比半导体三极管更长。 4. P沟道增强型绝缘栅场效应管 与N沟道MOS管相比,P沟道MOS管在结构、符号、工作原理、特性曲线等方面与前者具有对偶关系,这里不再赘述。但需要注意如下几点: (1) P沟道MOS管中,uGS、UTP、uDS均为负值。 (2) 截止条件及特点: uGS>UTP截止,相当于开关断开。 (3) 导通条件及特点: uGS<UTP导通,相当于开关闭合。 3.3分立元件门电路 由分立的半导体二极管、三极管、MOS管及电阻等元件组成的门电路称为分立元件门电路。虽然现在分立元件门电路已被集成门电路所取代,但通过它们不但可以具体体会到逻辑运算与电路的联系,而且对后面集成门电路的学习是很有帮助的。 3.3.1二极管与门 二极管与门电路如图3.3.1(a)所示,它是一个二输入端的与门电路。 图3.3.1二极管与门 1. 工作原理 设uA、uB为输入信号,高电平为3V,低电平为0V。uY为输出信号。 1) uA=uB=0V DA、DB都处于正向偏置,都导通,uY=uA+uDA=uB+uDB=0.7V(低电平)。 2) uA=0V,uB=3V DA优先导通,uY=uA+uDA=0.7V (低电平)。 因为DA优先导通,使得uDB=uY-uB=0.7V-3V=-2.3V,故DB截止。 3) uA=3V,uB=0V DB优先导通,DA截止,uY=0.7V(低电平)。 4) uA=3V,uB=3V DA、DB都处于正向偏置,都导通,uY=uA+uDA=uB+uDB=3.7V(高电平)。 在对有多个二极管的一端连在同一点的电路(如二极管与门、或门等电路)进行定性分析和估算时,通常要判别哪个二极管优先导通,方法是: 将各二极管看成理想二极管,在电路中将二极管断开,分别比较各管阳极和阴极的电位,阳极到阴极电位差大的二极管优先导通。 2. 真值表和逻辑关系 若将低电平看成0,高电平看成1,输入、输出信号分别用变量A、B、Y表示,则 与门的真值表如表3.3.1所示。 表3.3.1与门的真值表 输入输出 ABY 000 010 100 111 表3.3.1和图3.3.1(c)都表明: 如图3.3.1(a)所示电路的输入端只要有一个0,输出就是0,输入端全为1,输出才为1,实现的是与逻辑功能,即Y=AB。 3.3.2二极管或门 二极管或门电路如图3.3.2(a)所示,它是一个二输入端的或门电路。 图3.3.2二极管或门 1. 工作原理 设uA、uB为输入信号,高电平为3V,低电平为0V,uY为输出信号。 1) uA=uB=0V DA、DB都处于0偏置,都截止,uY=0V(低电平)。 2) uA=0V,uB=3V DB导通,DA截止,uY=uB-uDB=2.3V(高电平)。 3) uA=3V,uB=0V DA导通,DB截止。uY=uA-uDA=2.3V(高电平)。 4) uA=3V,uB=3V DA、DB都正向偏置,都导通,uY=uA-uDA=uB-uDB=2.3V(高电平)。 2. 真值表和逻辑关系 若将低电平看成0,高电平看成1,输入、输出信号分别用变量A、B、Y表示,则有或 门的真值表如表3.3.2所示。 表3.3.2或门的真值表 输入输出 ABY 000 011 101 111 表3.3.2和图3.3.2 (c)都表明: 图3.3.2(a)所示电路输入端只要有一个1,输出就是1; 输入端全为0,输出才为0,实现的是或逻辑功能,即Y=A+B。 3.3.3三极管非门(反相器) 半导体三极管非门电路如图3.3.3(a)所示。 图3.3.3半导体三极管非门 1. 工作原理 设uI为输入信号,uO为输出信号,高电平、低电平分别用UH、UL表示。 1) uI=UL(例如,uI=0V) 三极管基极电位uB<0,T截止, iB=0,iC=0,uO=UCC=UH。 2) uI=UH(例如,uI=3V) 只要合理选择Rb1、Rb2参数,保证iB>IBS,三极管饱和导通,有uO=UCES=UL。 2. 真值表和逻辑关系 若将低电平看成0,高电平看成1,输入、输出信号分别用变量A、Y表示,则有非 门的真值表如表3.3.3所示。 表3.3.3非门的真值表 输入输出 AY 01 10 表3.3.3和图3.3.3 (c)都表明: 如图3.3.3(a)所示电路输入、输出是反相的,电路实现了非逻辑功能,即Y=。 图3.3.4是NMOS管非门电路及逻辑符号。设MOS管的开启电压UTN=2V,uI为输入信号,高电平为UDD,低电平为0V,uO为输出信号。 当uI=0V时,则uGS<UTH=2V,MOS管截止,iD=0,uO=UDD(高电平); 当uI=UDD时,则uGS>UTH=2V,MOS管导通,且工作在可变电阻区,导通电阻Ron只有几百欧姆,只要RDRon,有 uO=UDD×RonRD+Ron≈0V 若将低电平看成0,高电平看成1,输入、输出信号分别用变量A、Y表示,则可得到与表3.3.3相同的真值表。可见,如图3.3.4(a)所示的电路实现了非逻辑功能。 图3.3.4NMOS管非门 3.4TTL集成门电路 TTL集成电路使用的基本开关元件是半导体三极管,由于输入端和输出端均为三极管结构,所以称为三极管三极管逻辑电路,简称TTL电路。与MOS集成电路相比,TTL集成电路功耗较大,但因为具有工作速度快且稳定可靠等优点,TTL门电路至今仍是使用范围最广的一种电路。 TTL门电路种类较多,本节以TTL反相器为例,重点讨论其电路组成、工作原理和电气特性,它关系到对TTL电路的正确使用。需要指出的是,虽然TTL反相器是TTL门电路中最简单的一种电路,但从结构、电气特性方面看,在TTL电路中具有代表性,这些特点对于其他功能的TTL门电路也是适用的。 3.4.1TTL反相器 1. TTL反相器的工作原理 1) 电路组成 TTL反相器电路组成及逻辑符号如图3.4.1所示,它主要由输入级、中间级和输出级3部分组成。 图3.4.1TTL反相器 输入级由电阻R1、三极管T1、二极管D1组成。T1的发射极为电路的输入端,D1是保护二极管,为防止输入端电压过低而设置的。当输入端出现负极性电压时,保护二极管导通,输入端电位被钳位在-0.7V,使T1的发射极电位不至于过低而造成损坏。正常情况下,输入电压大于0V,保护二极管不起作用。 中间级由T2、R2、R3组成。T2集电极和发射极分别输出两个不同逻辑电平的信号,分别用来驱动输出级的T3和T4。 输出级由T3、T4、D和R4组成。T3、T4分别由T2集电极和发射极输出两个不同的逻辑电平控制,因此,T3、T4必然工作在两个不同的状态,任何时刻只有一个三极管导通(或截止)。 2) 工作原理及逻辑功能 (1) 当uI=UIL =0.3V时,T1发射结导通,电流从反相器的输入端流出。电流路径为: UCC→R1→be1→uI,由于T1发射结的钳位作用, uB1=uI+uBE1=1.0V,它不足以使两个串联的PN结(bc1 、be2)导通,所以T2、T4截止; 因为T2截止,uC2≈5V,使T3、D导通。 由于流经R2上的电流为T3的基极电流,因此R2上的电压可忽略,有 uO=UCC-uR2-uBE3-uD≈UCC -uBE3-uD=5-0.7-0.7=3.6V=UOH (2) 当uI=UIH=3.6V时,T1发射结导通。假设T1集电极与T2基极断开,则uB1=uI+uBE1=3.6+0.7=4.3V,但由于T2、T4接在电路中,即4.3V电压加在bc1、be2、be4 3个串联的PN结上,3个PN结均导通,这时T2、T4饱和导通,使uB1被钳位在2.1V电位上,同时uC2=uCES2+uBE4=0.3+0.7=1.0V,它不足以使两个串联的PN结(be3 、D)导通,所以T3、D截止,有 uO=UCES4=0.3V=UOL 当uI=UIH=3.6V时,T1的射极电位最高(3.6V),基极电位次之(2.1V),集电极电位最低,这种状态称为T1处于倒置状态(集电极、发射极交换使用),在倒置状态下β极小(β约为0.01~0.02)。要注意的是,反相器输入端同样有电流,电流路径为: uI→T1发射极→T1集电极,即电流从外部流进输入端。 若用A、Y分别表示uI、uO,则有Y=,电路实现了非逻辑功能。 通常,用T4的状态表示反相器的工作状态,当T4截止时,就称反相器处在截止或关断状态,输出为高电平; 当T4饱和导通时,就称反相器处在导通状态,输出为低电平。 2. TTL反相器的电气特性 1) 电压传输特性 电压传输特性指uO与uI的关系曲线。TTL反相器的电压传输特性如图3.4.2所示。 图3.4.2TTL反相器的电压传输特性 (1) 在AB段: uI<0.6V,T1的基极电位uB1<0.6V+0.7V=1.3V,它不能使T1集电结和T2发射结导通,T2和T4截止,T3和D导通,输出为高电平,uO=UOH=3.6V。由于T4截止,故称AB段为截止区。 (2) 在BC段: 0.6V≤uI≤1.3V时,1.3V≤uB1≤2.0V,T4仍截止,由于T2发射极通过电阻R3接地,所以工作在放大区,T2集电极电流iC2随uI的增加而增大,R2上的压降增大,UC2随之下降。因此,输出uO随输入uI的增加而线性下降,故BC段称为线性区。 (3) 在CD段: 当uI增加到接近1.4V时,则uB1接近2.1V,T4开始导通,若uI继续增加,uO急剧下降,这一段称为转折区。转折区中点对应的输入电压为阈值电压UTH,UTH≈1.4V。 在近似分析和估算中,常把UTH当作输出状态的关键值。认为uI<UTH时,反相器是关断的,uO=UOH; uI>UTH时,反相器是开通的,uO=UOL。 (4) 在DE段: 当输入uI>1.4V时,uB1=2.1V,T2、T4均饱和导通,使T3、D均截止。此时,输出uO保持为低电平,uO=UOL≈0.3V,故DE段称为饱和区。 2) 输入端噪声容限及有关参数 (1) 输入端噪声容限UN。 噪声容限描述的是电路的抗干扰能力,它表示门电路在正常工作的前提下,允许在输入信号上叠加噪声电压的能力大小。由于在输入高、低不同电平时,噪声容限不尽相同,因此又将噪声容限UN分为高电平噪声容限UNH和低电平噪声容限UNL。 根据传输特性可知,当uI偏离标准低电平0.3V时,uO并不立即下降; 当uI偏离标准高电平3.6V时,uO并不立即上升。因此,在数字电路中,即使有噪声电压叠加在输入信号的高、低电平上,只要噪声电压的幅度不超过允许的界限,输出端的逻辑状态就不会受到影响。显然,电路的噪声容限越大,其抗干扰能力越强。 (2) 与噪声容限有关的参数。 ① 输出高电平UOH: 典型值为3.6V,手册上会给出输出高电平最小值UOHmin。 ② 输出低电平UOL: 典型值为0.3V,手册上会给出输出低电平最大值UOLmax。 ③ 输入高电平UIH: 典型值为3.6V,手册上会给出输入高电平最小值UIHmin。 ④ 输入低电平UIL: 典型值为0.3V,手册上会给出输入低电平最大值UILmax。 ⑤ 关门电平UOFF: 当输出高电平降低到UOHmin时,允许输入低电平的最大值UILmax。由图3.4.2可见,uI≤UOFF时,反相器关闭,输出高电平。 ⑥ 开门电平UON: 当输出低电平上升到UOLmax时,允许输入高电平的最小值UIHmin。 由图3.4.2可见,uI≥UON时,反相器开通,输出低电平。 图3.4.2直观地反映了以上参数。 例3.4.1两级TTL反相器按图3.4.3进行连接。已知反相器高电平输出电压UOHmin=2.4V,低电平输出电压UOLmax=0.4V,高电平输入电压UIHmin=2V,低电平输入电压UILmax=0.8V。计算反相器的高电平噪声容限UNH和低电平噪声容限UNL。 图3.4.3例3.4.1的图 解由图3.4.3可见,G1的输出电压uO是G2的输入电压uI。这里要注意的是: 由于G1、G2间的相互影响,G1的输出电压uO不再是标准的高、低电平,高电平将会下降,低电平将会上升,计算时应按最坏的情况考虑。 G2输入高电平信号的最小值就是G1输出高电平信号的最小值,因此G2输入为高电平的噪声容限 UNH=UOHmin- UIHmin=2.4V-2V=0.4V G2输入低电平信号的最大值就是G1输出低电平信号的最大值,因此G2输入为低电平的噪声容限 UNL=UILmax- UOLmax=0.8V-0.4V=0.4V 3) 输入特性 输入特性指输入电流与输入电压的关系曲线,又称为伏安特性曲线或伏安特性。如图3.4.4(a)所示为输入端等效电路。 图3.4.4输入特性 (1) 当uI=UIL=0.3V时,T1发射结导通,uB1=1V,T2、T4截止,电流由UCC、R1、be1流出,有 iI=IIL=-UCC-uBE1-UILR1=-5-14mA=-1mA(3.4.1) 由于电流的真实方向与图中规定的参考方向相反,所以结果是负值。 uI=0时的输入电流称为输入短路电流IIS,手册会给出。在近似分析和估算中,通常用IIS代替IIL使用。 (2) 当uI=UIH =3.6V时,uB1=2.1V,uC1=1.4V,uE1=3.6V,T1处于倒置状态。在倒置状态下,β≈0.02。输入端电流从发射极流入,从集电极流出,有 iI=IIH=βiB1=β×UCC-uB1R1=0.02×5-2.14mA=0.0145mA(3.4.2) 式中,IIH称为输入高电平电流。由于电流的真实方向与图中规定的参考方向相同,所以结果是正值。 (3) 当uI介于高、低电平之间时,这种情况通常只发生在输入信号电平转换的瞬间,故在此不做分析。 根据图3.4.4(a)所示的输入端等效电路和以上分析,可画出TTL反相器的输入特性曲线,如图3.4.4(b)所示。 4) 输入端负载特性 在具体使用门电路时,有时需要在输入端与地之间或输入端与信号的低电平之间接入电阻RI,如图3.4.5 (a)所示。 输入端负载特性指uI与RI阻值间的关系曲线。 图3.4.5TTL反相器输入端负载特性 在图3.4.5(a)中,RI变化时,会影响反相器的工作状态。例如,RI=0时,即uI=0,则uO=UOH ; RI→∞(悬空)时,UCC通过R1加在3个串联的PN结bc1、be2、be4上,3个PN结均导通,uB1=2.1V,相当于输入高电平,uO=UOL。可见,反相器输入端对地所接电阻的大小是有要求的。 图3.4.5(b)是输入端负载特性曲线,由图可见,在一定的范围内,当RI由小逐渐增大时,RI上的电压即uI也随之增大。当RI增大到使uI=1.4V时,因为T2、T4均导通,uB1被钳位在2.1V,相当于输入高电平,此后,uI不再随RI的增大而升高。至于对RI的界定,通常用关门电阻和开门电阻来表示。 (1) 关门电阻。当uI上升到UOFF时所对应的RI值称为关门电阻,用ROFF表示。只要RI<ROFF,相当于输入低电平,反相器处于关闭状态。对于绝大多数TTL门电路,只要RI<0.7kΩ,就相当于输入低电平。 (2) 开门电阻。当uI上升到UON时所对应的RI值称为开门电阻,用RON表示。只要RI>RON,相当于输入高电平,反相器处于开通状态。对于绝大多数TTL门电路,只要RI>2.5kΩ,就相当于输入高电平。 5) 输出特性 输出特性指输出端uO与iO之间的关系曲线,如图3.4.6所示。 图3.4.6TTL反相器的输出特性 (1) 低电平输出特性。 当反相器输出低电平UOL时,T3、D截止,T4饱和导通,各外接负载门的输入端电流流入T4的集电极,称这种负载为灌电流负载,反相器输出低电平时输出端电流为IOL。 当外接负载门的数量增多时,流入T4集电极电流随之增大,输出低电平略有上升,如图3.4.6(b)的右边曲线所示。需要指出的是,IOL为正值,是因为IOL的真实方向与图3.4.6(a)中电流的参考方向是一致的。此外,为了防止输出低电平高出反相器允许输出低电平的上限值UOLmax,必须对输出电流有所限制,这就是所谓的扇出系数NO,即一个门电路能够带同类门电路的个数。扇出系数是反映门电路带负载能力的一个重要指标。 设反相器输出低电平允许T4最大集电极电流为IOLmax,每个负载门输入低电平电流为IIL,则输出端外接灌电流负载门的个数为 NOL=IOLmaxIIL(3.4.3) 其中,NOL称为输出低电平扇出系数。 (2) 高电平输出特性。 当反相器输出高电平UOH时,T4截止T3、D导通,反相器输出高电平电流IOH从T3、D流向各外接负载门的输入端,称这种负载为拉电流负载。 当外接负载门的数量增多时,从反相器输出端流出的电流随之增大,R4上的压降上升,输出高电平随之下降,如图3.4.6(b)的左边曲线所示。需要指出的是,IOH为负值,是因为IOH的真实方向与图3.4.6(a)中电流的参考方向相反。此外,为了防止输出高电平低于反相器允许输出高电平的下限值UOHmin,必须对输出电流有所限制。 设反相器输出高电平最大允许电流为IOHmax,每个负载门输入高电平电流为IIH,则输出端外接拉电流负载门的个数为 NOH=IOHmaxIIH(3.4.4) 其中,NOH称为输出高电平扇出系数。 6) 平均传输延迟时间 在TTL电路中,由于电容效应,三极管从导通变为截止或从截止变为导通都需要一定的时间。当把理想的矩形脉冲加到TTL反相器的输入端时,输出电压的波形不仅要比输入信号滞后,而且波形的上升沿和下降沿也变得不再陡峭,如图3.4.7所示。 图3.4.7TTL反相器的传输延迟时间 (1) tPHL: 导通延迟时间,指输入uI波形从上升沿50%UIm处到输出uO波形下降沿50%UOm处对应的时间。 (2) tPLH: 截止延迟时间,指输入uI波形从下降沿50%UIm处到输出uO波形上升沿50%UOm处对应的时间。 (3) tPd: 平均传输延迟时间,指导通延迟时间tPHL和截止延迟时间tPLH的平均值,即 tPd=tPHL+tPLH2(3.4.5) 任何一个门电路的平均传输延迟时间都是存在的,tPd越小,门电路的开关速度越快,其工作频率也越高。对于CT74H(高速)系列,其平均传输延迟时间一般在几纳秒到十几纳秒之间。 3.4.2其他逻辑功能的TTL门电路 TTL门电路除了反相器,还有与门、或门、与非门、或非门、与或非门、异或门等各种电路。与反相器相比,这些电路只是在逻辑功能上存在差异,而从电路的结构看,其输入、输出部分与反相器基本相同。因此,其电气特性(传输特性、输入特性、输出特性)与反相器也必然相同。下面仅从逻辑功能上对TTL与非门、TTL或非门做简要介绍。 1. TTL与非门 1) 电路组成 三输入端TTL与非门电路如图3.4.8所示。其中T1是多发射极三极管,在逻辑上可等效成图3.4.8 (b)的形式,相当于分立元件构成的与门。T1的这种结构使得与非门能够有3个输入信号,T1也可做成两发射极的形式。除T1外,电路的其他部分与TTL反相器电路完全相同。D1、D2、D3是保护二极管,其作用与反相器的保护二极管完全相同。 图3.4.8TTL与非门 2) 工作原理 如图3.4.8所示电路中,当输入信号A、B、C中有一个低电平,则T1与低电平对应的发射结必然导通,uB1被钳位在1V(设低电平为0.3V),这时T2、T4截止,T3、D导通,输出高电平; 只有当A、B、C全为高电平时,3个串联的PN结bc1、be2、be4导通,即T2、T4导通,uB1被钳位在2.1V,T3、D截止,输出低电平。由此可见,Y与A、B、C之间是与非逻辑关系,即Y=ABC。 需要指出的是,在计算与非门输入端电流时,必须结合电路的结构,根据输入端的不同工作状态分别计算。在图3.4.8(a)中,无论A、B、C中有一个为低电平,还是A、B、C全为低电平,电流都是从输入端往外流,总电流为IIL,与输入端个数无关; 当A、B、C全为高电平时,T1处于倒置状态,三个输入端的电流分别为倒置三极管的三个集电极电流,电流流入输入端,若每端的电流为IIH,则总电流为nIIH,n为输入端个数。 2. TTL或非门 1) 电路组成 二输入端TTL或非门电路如图3.4.9所示。图中T1、R1、D1、T2组成的电路与T′1、R′1、D′1、T′2组成的电路相同,T1、T′1的发射极是或非门的两个输入端, D1、D′1是保护二极管,其作用与反相器的保护二极管完全相同。 图3.4.9TTL或非门 2) 工作原理 输入A、B中只要有一个为高电平,都有T2(或T′2)、T4导通,T3、D截止,输出低电平。当A、B全为低电平时,都有T2、T′2、T4截止,T3、D导通,输出高电平。由此可见,Y与A、B之间是或非逻辑关系,即Y=A+B。 例3.4.2在如图3.4.10所示的TTL门电路中,IIH=40μA,IIL=-1mA,IOL=10mA,IOH=-400μA。计算图3.4.10(a)、图3.4.10(b)中G1带拉电流和灌电流的具体数值,负载电流是否超过G1的允许范围? 图3.4.10例3.4.2的图 解(1) G1输出高电平时,图3.4.10(a)、图3.4.10(b)各输入端T1处于倒置状态,为拉电流负载,有 iO=6×IIH=6×40μA=240μA<IOH (2) G1输出低电平时,由电路结构知(见图3.4.8和图3.4.9),在图3.4.10(a)中,与非门将输入端并联后,总的低电平输入电流和每个输入端单独接低电平时电流相同,有 iO=3×IIL=3×1mA=3mA<IOL 在图3.4.10(b)中,或非门的输入端来自不同的三极管,并联后,每个门电流为2个三极管电流的和,有 iO=6×IIL=6×1mA=6mA<IOL 3.4.3TTL集电极开路门和三态门 1. 推拉式结构门电路的局限性 之前讨论的TTL门电路的输出级结构为推拉式结构,即工作时T3、T4总有一个导通,一个截止,其局限性为: (1) 不能驱动电流较大或电压较高的负载。 (2) 不能实现线与运算。 在实际工程中,有时需将几个门电路的输出端连在一块接成线与结构。若将推拉式结构门电路输出端直接相连,当其中一个门输出高电平(T3导通),另一个门输出低电平(T4导通)时,就会有一个电流由UDD→导通管→地形成回路,由于导通管输出电阻极小,回路电流极大,将造成导通管因电流过大而损坏。 (3) 输出高电平不可调。 对于推拉式结构门电路,当电源电压确定后,输出的高电平也就确定了,不能满足其他电路对不同高电平的需求。 推拉式结构门电路的这些局限性可以由集电极开路结构的门电路解决。 2. 集电极开路门(OC门) 1) 电路组成 具有集电极开路结构的TTL门电路有反相器、与非门、或非门、异或门等多种功能的电路,其共同的特点是输出管T4的集电极是开路的。图3.4.11是集电极开路与非门的电路图及逻辑符号。 图3.4.11集电极开路与非门 2) 工作原理 由于输出级三极管T4的集电极是开路的,工作时必须外接上拉电阻RL和电源UCC2,才能正常输出高、低电平。 当输入信号A、B有一个低电平时,T4截止,Y=UCC2,即输出高电平; 当A、B均为高电平时,T4饱和导通,输出低电平。因此OC门具有与非逻辑功能,其逻辑式为Y=AB。 3) OC门的应用 (1) 实现电平变换。 由于OC门输出高电平为UCC2,UCC2是外接电源,其值可直接决定输出高电平的值。 (2) 实现线与。 用OC门实现线与的电路如图3.4.12所示。在图3.4.12中,当Y1、Y2中任一个为低电平时,Y都为低电平; 当Y1、Y2全为高电平时,Y为高电平。所以,Y与Y1、Y2之间为与逻辑关系,即 Y=Y1Y2=A1B1·A2B2 当Y为低电平时,电流是由UCC2经RL流入OC门导通管的,只要RL选得合适,就不会因电流过大而损坏器件; 在Y为高电平时,两个门的T4管都截止,没有电流流入OC门输出端。 (3) 做驱动器。 在计算机控制系统中,通常用OC门做接口电路来驱动外设。图3.4.13是OC门做驱动器的例子(图中未画续流二极管)。图中,当OC门T4管导通时,继电器线圈通电,开关闭合,使电机通电而转动; 当OC门T4管截止时,线圈断电,开关断开,电机停止转动。 图3.4.12OC门实现线与的电路 图3.4.13OC门做驱动器 3. 三态门(TS门) 1) 电路组成 三态门是指能输出高电平、低电平和高阻3种状态的门电路,它是在普通门电路基础上,通过增加控制电路和控制信号形成的。具有三态输出结构的TTL门电路有反相驱动器、同相驱动器、与非门等多种形式。由于三态门通常接在集成电路的输出端,故称为驱动器或缓冲器。控制方法有高电平有效和低电平有效两种。图3.4.14(a)为高电平有效的三态 与非门的电路图,EN为控制端,又称使能端,图3.4.14(b)是对应的逻辑符号。 图3.4.14三态与非门 2) 工作原理 (1) EN=1,C点为高电平,若A、B全为高电平,T2、T4饱和导通,uC2被钳位在1V左右,D1、T3、D截止,输出低电平; 若A、B中有一个低电平,uB1=1V,T2、T4截止,D1的状态不影响T3、D导通,输出高电平。可见,使能端EN=1时,输入、输出间是与非关系,即Y=AB。 (2) EN=0,C点为低电平,D1导通,uB1、uC2均被钳位在1V左右,T3、D、T4截止,输出端呈高阻状态。 图3.4.14 (c)是使能端低电平有效的三态与非门的逻辑符号,即EN=0,为正常与非门,EN=1,电路呈高阻。 3) 三态门的应用 图3.4.15是三态门应用的例子。通过三态门可实现用一根总线传输多个信息,但要注意的是,三态门必须分时操作,否则将会造成混乱。在图3.4.15(a)中,若要将信息A1传送到总线,使能信号EN1=0,EN2~ENn=1。图3.4.15(b)则为双向传送的例子。当控制信号X=1,信息A通过门G1反相后传送到总线; 控制信号X=0,总线信息B通过门G2反相后送出。 图3.4.15三态门应用举例 3.5CMOS集成门电路 CMOS集成电路的许多最基本的逻辑单元都是用P沟道增强型MOS管和N沟道增强型MOS管按照互补对称形式连接起来构成的,并因此而得名。由于CMOS集成电路具有微功耗、抗干扰能力强、工作稳定等突出优点,无论在小规模、中规模集成电路,还是在大规模、超大规模集成电路中都有着广泛的应用。 和TTL反相器一样,CMOS反相器也是CMOS门电路中的典型电路,其电气特性同样具有代表性。 3.5.1CMOS反相器 1. CMOS反相器的工作原理 1) 电路组成 CMOS反相器的电路如图3.5.1(a)所示。 图3.5.1CMOS反相器 需要指出的是: (1) CMOS电路的高、低电平与TTL电路有所区别。在CMOS电路中,通常以电源电压UDD为高电平,以“地”(0V)为低电平。 (2) 为使CMOS反相器能正常工作,要求TP与TN特性对称,即UTN=UTP,如UTN=2V,UTP=-2V。 (3) CMOS电路一般满足UDD>UTN+UTP。 2) 工作原理 (1) 当uI=0V(低电平)时,uGSN=0V<UTN,TN截止; uGSP=uI-UDD=-UDD<UTP, TP导通,等效电路如图3.5.1(b)所示,uO=UDD(高电平)。 (2) 当uI=UDD(高电平)时,uGSN=UDD>UTN,TN导通; uGSP=uI-UDD=0V>UTP,TP截止,等效电路如图3.5.1(c)所示,uO=0V(低电平)。 若将输入、输出信号分别用逻辑变量A、Y表示,有Y=。 3) 输入端保护电路 MOS管输入电阻很大(一般为1010Ω以上),而栅、源间的等效电容极小。根据电容电压与电荷关系式u=q/C知,即使很小的感应电荷都能在栅极上产生很高的电压,由于MOS管输入电阻大而无法释放电荷,栅极上的高电压很容易击穿SiO2绝缘层,造成电路损坏。所以,实际生产的CMOS反相器在输入端都设有二极管保护电路。带有输入端保护电路的CMOS反相器如图3.5.2所示。图中C1、C2为栅极等效电容。 正常工作时,由于uA只在0V和UDD之间变化,保护二极管均处于截止状态,不影响电路功能。 当输入端电压高于0.7+UDD时,保护二极管D3导通,则栅极电位为UDD+0.7V; 当输入端电压低于-0.7V时,保护二极管D1导通,则栅极电位为-0.7V。从而将MOS管栅极电位限制在-0.7V~UDD+0.7V,避免了SiO2绝缘层被击穿的现象。 图3.5.2带保护电路的CMOS反相器 2. CMOS反相器的电气特性 1) 电压传输特性 CMOS反相器的电压传输特性如图3.5.3所示。 图3.5.3CMOS反相器电压传输特性 (1) 截止区。在AB段, uI=uGSN<UTN,TN截止,R=Roff; uI-UDD=uGSP<UTP,TP导通,R=RON。分压的结果使uO=UOH≈UDD。 (2) 导通区。在CD段, uI=uGSN>UTN,TN导通,R=Ron; uI-UDD=uGSP>UTP,TP截止,R=ROFF。分压的结果使uO=UOL≈0V。 (3) 转折区。在BC段,TN、TP均处于导通状态,称BC段为传输特性的转折区。在转折区,随着uI的增加,TN的导通电阻相应减小,TP的导通电阻相应加大,输出电平逐渐下降,由于两管对称,当uI=UDD/2时,两管的导通电阻差不多相等; 当uO=UDD/2时,在uI=UDD/2附近,曲线急剧变化。将转折区中点对应的输入电压称为反相器的阈值电压UTH,由传输特性可见,UTH≈UDD/2。 在近似分析和估算中,通常把UTH当作输出状态的关键值。认为uI<UTH时,反相器是关断的(TN截止),uO=UOH ; uI>UTH时,反相器是开通的(TN导通),uO=UOL 。 由于转折区曲线变化率很大,因此它更接近于 理想开关的特性,其噪声容限几乎接近UDD/2,随着电源电压的增高,噪声容限也相应增高,这是CMOS电路的主要优点之一。 2) 输入特性 CMOS反相器输入端uI 、iI的参考方向及对应的输入特性如图3.5.4所示。 图3.5.4CMOS反相器输入特性 输入特性有如下特点。 (1) 正常情况下,输入端无电流,见图3.5.4(b)中-0.7V<uI<UDD+0.7V段。输入端无电流是CMOS电路与TTL电路的重要区别。 (2) 只有uI>UDD+0.7V时,保护电路D3导通,输入端实际是二极管D3的正向特性。 (3) 只有uI<-0.7V时,保护电路D1导通,电流由地→D1→RS到输入端,由于电流方向与电流参考方向相反,所以是负值。 3) 输出特性 和TTL电路一样,CMOS反相器的输出特性也分为高电平输出特性和低电平输出特性。在输出高电平情况下,电流由导通的TP管流出,带拉电流负载,随着电流的加大,输出的高电平将会有所下降。在输出低电平情况下,电流由负载流入导通的TN管,带灌电流负载,随着电流的加大,输出的低电平将会有所上升。 由于在正常情况下CMOS反相器的输入端没有电流,当CMOS反相器带同类门电路时,其扇出系数几乎可以不作考虑。 4) 平均传输延迟时间 由于MOS管各电极之间存在着电容效应,MOS管由导通变为截止或由截止变为导通都要经历一段时间,使输出电压的波形将滞后于输入电压的波形,与TTL电路相比,CMOS电路滞后时间更长,速度更慢。至于tPHL、tPLH、tPd的定义与TTL电路中的定义完全相同,这里不再赘述。 3.5.2其他逻辑功能的CMOS门电路 CMOS电路除了可以做成反相器,还可以做成各种不同逻辑功能的门电路,如与非门、或非门、与门、或门、异或门、与或非门等。分析其逻辑功能时,与CMOS反相器的分析方法完全类似。 应注意的是,与CMOS反相器相比,以上各种CMOS门电路一般都有多个输入端,随着输入端数量的变化,输出高、低电平将会发生偏移,带来的影响是: 门电路带负载能力发生差异,电压传输特性不再对称,阈值电压也不再是UDD/2,降低了噪声容限。 为了解决上述问题,在一些实际生产的系列产品中,在门电路的每个输入端、输出端各增设一级反相器做缓冲级,这样,电路的输入特性、输出特性与反相器就没有区别了。下面仅从逻辑功能上对CMOS与非门、或非门进行简要介绍。 1. CMOS与非门 1) 电路组成 CMOS与非门电路如图3.5.5(a)所示,图中两个串联的增强型NMOS管TN1、TN2称为驱动管,两个并联的增强型PMOS管TP1、TP2称为负载管。 图3.5.5CMOS与非门 2) 工作原理 (1) 当输入A=B=0时,TN1、TN2均截止,TP1、TP2均导通,输出Y=1。 (2) 当输入A=0,B=1时,TN1截止,TP1导通,输出Y=1。 (3) 当输入A=1,B=0时,TN2截止,TP2导通,输出Y=1。 (4) 当输入A=B=1时,TN1、TN2均导通,TP1、TP2均截止,输出Y=0。 由以上分析可知,如图3.5.5(a)所示的电路输入、输出之间为与非逻辑关系,即Y=AB。 图3.5.5(b)是带缓冲级的CMOS与非门。为了在增加缓冲级后不至于改变与非逻辑关系,图中G3需用或非门。电路的逻辑关系为Y=+=AB。在增加缓冲级后,其电气特性就是反相器的电气特性。 2. CMOS或非门 1) 电路组成 CMOS或非门电路如图3.5.6(a)所示。图中两个并联的增强型NMOS管TN1、TN2称为驱动管,两个串联的增强型PMOS管TP1、TP2称为负载管。 图3.5.6CMOS或非门 2) 工作原理 (1) 当输入A=B=0时,TN1、TN2均截止,TP1、TP2均导通,输出Y=1。 (2) 当输入A、B至少有一个是1时,TN1、TN2中至少有一个导通,TP1、TP2至少有一个截止,输出Y=0。 由以上分析可知,如图3.5.6(a)所示的电路输入、输出间为或非逻辑关系,即Y=A+B。 图3.5.6(b)是带缓冲级的或非门。为了在增加缓冲级后不至于改变或非逻辑关系,图3.5.6(b)中G3需用与非门。电路逻辑关系为Y=·=A+B。 3.5.3CMOS传输门、三态门和漏极开路门 工程上为了将门电路输出端接成线与结构,实现逻辑电平变换以及满足总线传送信息等多种要求,和TTL电路一样,CMOS电路也有漏极开路门、三态门。此外,利用PMOS管和NMOS管的互补性,还可做成CMOS传输门。 1. CMOS传输门 1) 电路组成 将两个源极和漏极结构完全对称、参数一致的N沟道增强型MOS管TN和P沟道增强型MOS管TP的源极和漏极分别相连,其源极和漏极分别作为传输门的输入和输出端,两管的栅极分别由一对互补信号C、控制,这便构成了CMOS传输门,如图3.5.7(a)所示。 图3.5.7CMOS传输门 2) 工作原理 设UDD=10V,传输的信号uI在0~10V范围内变化,UTN=2V,UTP=-2V。 (1) 当C=0=0V, =1=10V时: ① uGSN=0-uI<UTN,TN截止。 ② uGSP=10-uI>UTP,TP截止,传输门呈高阻,信号uI不能通过。 (2) 当C=1=10V,=0=0V时: ① 0<uI<8V时,uGSN=10-uI>2V,TN导通。 ② 2<uI<10V时,uGSP=0-uI<-2V,TP导通。 也就是说,uI在0~10V范围内变化时,TN、TP中至少有一个导通,实现了对信号uI的传输。可见,CMOS传输门不仅可传输数字信号,还可传输模拟信号,故传输门又称为模拟开关。 由于TN、TP结构的对称性,源极、漏极可以互易使用,因此,传输门的输入端、输出端也可以互易使用。 2. CMOS三态门 1) 电路组成 具有三态输出结构的CMOS门电路有反相驱动器、同相驱动器、与非门等多种形式,控制方法有高电平有效和低电平有效两种。图3.5.8(a)为低电平有效的三态输出反相驱动器的电路图,EN为控制端,即使能端,图3.5.8(b)是对应的逻辑符号。 图3.5.8CMOS三态门 2) 工作原理 (1) 当EN=1时,TP2、TN2均截止,Y端与电源、地均处于断开状态,Y呈高阻。 (2) 当EN=0时,TP2、TN2均导通,由TP1、TN1构成反相器,即Y=。 3. CMOS漏极开路门(OD门) 1) 电路组成 具有漏极开路结构的CMOS门电路有反相器、与非门、或非门、异或门等多种功能的电路,共同的特点是驱动管TN的漏极是开路的。图3.5.9是漏极开路与非门的电路图及逻辑符号。 图3.5.9漏极开路与非门 2) 工作原理 由于驱动管TN的漏极是开路的,因此工作时必须外接上拉电阻RL和电源UDD2(图中虚线部分)才能正常输出高、低电平。 若设TN管的导通电阻为Ron,截止电阻为Roff,则当外接电阻RL满足 RonRLRoff 则TN截止时uO=UOH ≈UDD2,TN导通时uO=UOL≈0。 显然,当外接电阻RL和电源UDD2后,电路的逻辑功能为Y=AB。 和TTL集电极开路门一样,CMOS漏极开路门也可以实现输出电平变换、做驱动器,以及实现线与连接。 3.5.4CMOS门电路在使用中应注意的若干问题 1. CMOS门电路在使用中要注意的问题 由于CMOS门电路输入电阻极高,在输入端很容易感应静电,形成高电压而造成器件永久性损坏。虽然CMOS集成门电路的输入端接有二极管保护电路,但是它所能承受的静电电压和脉冲功率仍有一定限度,在使用中必须注意如下几点: (1) 不用的输入端不能悬空。 (2) 在存放和运输时,须用金属材料或导电材料包装。 (3) 安装、焊接时,必须保证良好的接地。 (4) 电源不能接反,否则,输入端保护二极管因过流而损坏。 (5) 在输入端可能出现较大瞬态电流的情况下(如输入端接低内阻信号源、输入端有电容等),要在输入端与信号源之间串接适当大小的电阻,实现对输入端保护电路的过流保护。 2. 输出端、输入端的正确使用 1) 输出端的正确使用 无论是TTL门电路还是CMOS门电路,输出端都不能直接接电源或接地。除OC门(OD门)、三态门,各门的输出端不能并联使用。为提高带负载能力,可将两个相同门电路的输入端、输出端分别并联,当一个门使用。 2) 多余输入端的正确使用 对多余输入端的处理,以不改变电路工作状态和保证电路工作稳定可靠为原则。多余输入端不能悬空,对于CMOS 门电路尤其如此,即使是TTL门电路,虽然不会因悬空造成损坏,且悬空时在逻辑上相当于接高电平,但悬空将会引入干扰信号,造成系统不稳定。对于多余输入端的处理,可采取如下方法中的一种。 (1) 对于与门、与非门,多余输入端可接正电源或高电平,保证与门、与非门是打开的; 对于或门、或非门,多余输入端可接地或低电平,保证或门、或非门是打开的。 (2) 将多余输入端与有用输入端并联。 3. TTL门电路与CMOS门电路的连接 在数字电路应用中,往往需要将TTL门和CMOS门混合使用,驱动门和负载门的连接如图3.5.10所示。由于不同类型的器件电压、电流参数各不相同,对于如图3.5.10所示的电路,无论是TTL门驱动CMOS门还是CMOS门驱动TTL门,都必须为负载门提供符合要求的高、低电平和驱动电流,即须同时满足下列各式: 驱动门负载门 UOHmin≥UIHmin(3.5.1) UOLmax≤UILmax(3.5.2) IOHmax≥nIIHmax(n为负载电流IIH的个数)(3.5.3) IOLmax≥mIILmax(m为负载电流IIL的个数)(3.5.4) 图3.5.10驱动门与负载门的连接 1) TTL门驱动CMOS门 由于TTL门的IOHmax和IOLmax远大于CMOS门的IIHmax和IILmax,所以TTL门驱动CMOS门时,主要考虑TTL门的输出电平是否满足CMOS输入电平的要求。例如,用74LS系列的TTL电路驱动CC4000系列的CMOS电路,根据手册提供的资料: 采用5V电源时,TTL的UOHmin为2.7V,而CMOS的UILmin为3.5V,显然不满足式(3.5.1)。正确的连接方法是在驱动门输出端与电源间接入一个上拉电阻RL,如图3.5.11(a)所示。 图3.5.11TTL门电路驱动CMOS门电路 接上拉电阻后,在驱动门输出高电平的情况下,TTL门的T3、T4均处于截止状态,流过上拉电阻的电流几乎为0,只要RL不是十分大,输出高电平UOH≈UCC。 如果TTL和CMOS器件采用的电源电压不同,则驱动门可用OC门实现电平变换,采用OC门做驱动门的电路如图3.5.11(b)所示。 2) CMOS门驱动TTL门 在采用5V电源时,由于CMOS门的UOHmin大于TTL门的UIHmin,CMOS门的UOLmax小于TTL门的UILmax,即两者电压参数符合要求,所以CMOS门驱动TTL门时,主要考虑CMOS门的输出电流是否满足TTL输入电流的要求。要提高CMOS门的驱动能力,可将同一芯片上的多个门并联使用,如图3.5.12(a)所示。也可以在CMOS门的输出端与TTL门的输入端之间加一个CMOS驱动器,如图3.5.12(b)所示。 图3.5.12CMOS门电路驱动TTL门电路 3) 采用HCT系列的CMOS电路与TTL电路连接 由于HCT系列的CMOS电路在设计时考虑了与TTL电路的兼容性,因此可与TTL电路直接相连,不需增加任何器件。 本章小结 本章主要介绍了数字电路中的基本开关元件、分立元件门电路及集成门电路,集成门电路的外特性是本章学习的重点。 (1) 半导体二极管、三极管和MOS管是数字电路中的基本元件,通常工作在开关状态,当处于导通状态时,相当于开关闭合,当处于截止状态时,相当于开关断开。 二极管导通的条件是uDF>0.7V,截止条件是uDF<0.5V; 三极管饱和导通的条件是iB>IBS,可靠截止的条件是uBE≤0V; MOS管导通的条件是uGS>UTN(uGS<UTP),截止的条件是uGS<UTN(uGS>UTP)。 (2) 分立元件门电路是与、或、非逻辑关系的电路实现,虽然分立元件门电路已被集成电路所取代,但通过它们可以具体体会到与、或、非三种基本逻辑运算是怎样与电子电路联系起来的。 (3) 集成电路是本章学习的重点。 ① TTL集成门电路是由半导体三极管构成的,由于它工作速度快,带负载和抗干扰能力较强,在数字电路中应用很广泛。 TTL集成门电路除反相器,还有与非门、或非门、与门、或门、异或门等多种逻辑功能的门电路,TTL反相器是TTL门电路的典型代表,其电气特性对于其他功能的TTL门电路也适用,熟悉并掌握其电气特性,关系到对门电路的正确使用。 OC门和三态门具有特殊用途。OC门可实现线与、做驱动器及实现电平变换; 三态门有高电平、低电平、高阻3种状态,能满足计算机总线传递信息的需要。 ② 由于CMOS集成电路具有功耗小、抗干扰能力强、工作稳定、电源适应范围宽等突出优点,在数字电路中,CMOS集成门电路是又一类重要器件。缺点是速度较慢,驱动能力较差。 CMOS集成门电路也有与非门、或非门、与门、或门、异或门等多种逻辑功能的门电路,由于多数产品在输入、输出端接有CMOS反相器作缓冲级,所以CMOS反相器的电气特性对它们也是适用的。 CMOS电路除了有OD门、三态门外,还有传输门,传输门又称为模拟开关,是一种既能传送模拟信号,又能传送数字信号的电路。 (4) 在数字电路的应用中,经常会遇到TTL与CMOS电路的连接问题,如何正确连接,也是必须注意的问题。 习题 3.1三极管开关电路如习图3.1所示。已知UCC=5V,UBB=-8V,RC=1kΩ,R1=3.3kΩ,R2=10kΩ,三极管的电流放大系数β=20,UCES=0.3V。试确定在uI=5V和0V时三极管的工作状态,并计算输出电压uO的值。 3.2在如习图3.2所示的电路中,发光二极管正常发光的电流范围为8~12mA,正向压降为2V,TTL与非门的输出高电平UOH=3V,高电平输出电流IOH=-300μA,输出低电平UOL=0.3V,低电平输出电流IOL=-15mA。要使LED发光,分别求出习图3.2(a)、习图3.2(b)的电阻RL1、RL2的取值范围。 习图3.1题3.1的图 习图3.2题3.2的图 3.3如习图3.3所示的电路是某TTL反相器的输入端等效电路,试估算uI=0.3V和3.6V时,T1的基极电流iB、输入电流IIL和IIH。 3.4某TTL电路输出端的典型电路如习图3.4所示,试估算当T4截止、uO=2.8V时的输出电流iO。 习图3.3题3.3的图 习图3.4题3.4的图 3.5测试电路如习图3.5所示,电压表使用5V量程,表内阻为20kΩ/V。试说明TTL与非门输入端A在下列情况下,电压表所测得的输入端B的电压值各为多少? (1) A端悬空。 (2) A端接低电平0.3V。 (3) A端接高电平3.6V。 (4) A端经5.1kΩ电阻接地。 (5) A端直接接地。 3.6TTL门电路如习图3.6所示,其中IIH=40μA,IIL=-1mA,IOL=10mA,IOH=-400μA,UOL=0.2V,UOH=3.6V。 (1) 估算图中门G1带拉电流和灌电流的具体数值。 (2) 估算G1的高电平、低电平扇出系数。 习图3.5题3.5的图 习图3.6题3.6的图 3.7分析如习图3.7所示的CMOS门电路,哪些能正常工作?哪些不能?写出能正常工作电路输出信号的逻辑表达式。 习图3.7题3.7的图 3.8分析如习图3.8所示的CMOS门电路,哪些能正常工作?哪些不能?写出能正常工作电路输出信号的逻辑表达式。 习图3.8题3.8的图 3.9判断如习图3.9所示的TTL门电路输出与输入之间的逻辑关系哪些相符?哪些不相符?修改不相符的电路使之与逻辑关系式一致。 习图3.9题3.9的图 3.10如习图3.10所示的TTL门电路中,设开门电阻RON=2.5kΩ,关门电阻ROFF=0.75kΩ,写出各电路的逻辑表达式。 习图3.10题3.10的图 3.11CMOS电路如习图3.11所示,已知UDD=5V。 (1) 写出各门的逻辑表达式。 (2) 用电压表测量各门的B端,电位各是多少伏? 习图3.11题3.11的图 3.12对应习图3.12(a)中的波形,画出习图3.12(b)中各电路的输出波形。 习图3.12题3.12的图 3.13对应习图3.13(a)中的波形,画出习图3.13(b)中各电路的输出波形。 习图3.13题3.13的图 3.14对应习图3.14(a)中的波形,画出习图3.14(b)中电路的输出波形。 习图3.14题3.14的图 3.15三态门电路如习图3.15(a)所示,各输入波形如习图3.15(b)所示,写出Y1、Y2的表达式,并画出Y1、Y2的波形。 习图3.15题3.15的图 3.16习图3.16(a)、习图3.16(b)、习图3.16(c)各电路的输入波形如习图3.16(d)所示,画出Y1、Y2、Y3的波形。 习图3.16题3.16的图 习图3.16(续) 3.17习图3.17(a)~习图3.17(d)是采用二极管实现的CMOS门电路逻辑扩展,试写出图中各电路的逻辑表达式。 习图3.17题3.17的图