50 如果电路没有时序器件,在任何时刻的输出仅仅取决于该时刻的输入,与电路原来 的状态无关,这样的数字逻辑电路称为组合逻辑电路。组合逻辑电路由逻辑门及其他组 合逻辑器件组合而成,电路中的数字信号只单向传输,一般没有反馈电路,其输出Y与输 入X之间的逻辑函数f() 可表示为Y1=f1(X1,X2,…,Xn),Y2=f2(X1,X2,…, Xn),…,Ym=fm(X1,X2,…,Xn), 如果要求数字电路输入输出逻辑关系与时间无关, 则可用组合逻辑电路实现。 3.1SSI组合逻辑电路的分析 组合逻辑电路的基本单元是与、或、非3种逻辑门,与非、或非、与或非是复合逻辑 门,这些集成门电路属于小规模集成电路,用这些器件构成的组合逻辑电路属于SSI 组 合逻辑电路。组合逻辑电路实际上是逻辑函数的电路实现,电路图、真值表、卡诺图、波 形图都是描述逻辑电路的图表工具。 1. 组合逻辑电路的一般分析步骤 对于给定组合逻辑电路,我们常常要分析其功能,SSI 组合逻辑电路的分析可分为以 下4步。 (1)从组合逻辑电路的输入至输出端,逐级写出逻辑函数表达式,最后得到电路的输 出函数。 (2)用公式法或卡诺图法化简逻辑函数,得到最简逻辑表达式。 (3)将输入值不同取值代入最简逻辑函数表达式,计算出对应的函数值并将其填入 真值表中,或者直接由最小项之和的标准表达式得到真值表。 (4)观察真值表,找出输出与输入之间的关系,用准确的语言描述电路的逻辑功能。 2. 组合逻辑电路的分析示例 例3.1分析图3.1所示的SSI 逻辑电路,写出电路对应的逻辑函数,画出电路的输 入输出波形图。 图3.1 例3.1的逻辑电路图 解:(1)写出电路对应的逻辑函数。 A..电路对应的逻辑函数为F(A,B,C)=ABC+..C,已是最简函数,无须化简。 (2)列出真值表,画出输入输出的波形。 B.. 逻辑函数为最小项之和的标准表达式,最小项为ABC 与A..C,所以,仅当ABC= ..B.. 111 或ABC=000 时, F =1;其他情况下, F =0 。因此,无须计算,直接得到真值表,如 表3. 1所示。 表3.图3. 11逻辑电路的真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 0 0 0 0 0 0 1 根据真值表,可画出逻辑函数的输入输出波形图,2所示。 (3)分析电路功能。 如图3. 从真值表中,可看出当三输入变量完全相同时,即全为1或全为0时,函数值为1;其 他情况下,函数值为0。因此,该电路是三变量一致性检测电路。 例3.如图3.G,试写出电路对应的逻辑函 2 3所示的逻辑电路有两个输出端:F、 数,并分析该电路的功能。 图3.图3.2的逻辑电路图 2 输入输出波形图3 例3. 解:图3.电路中含有“ 和“异或门”两种 3所示的门电路采用国标符号, 与非门” 器件 ( 。 1)为了避免错误,应逐级写出逻辑表达式,最后写出输出函数F、 G 的表达式。Z1= A..B,Z3=AB; F (A,B,C)= C ..Z1= C ..( A ..B)= A .. B ..C,Z2(A,B,C)= CZ1=C(A..B);G(A,B,C)=Z2Z3=C(A..B)AB 。 (2)对输出函数进行化简 。 函数 F (A,B,C)无须化简, F (A,B,C)= A .. B ..C; G (A,B,C)=Z2Z3= C(A..B)AB=(A..B)C+AB 。 如表3. (3)列出输出函数F(A,B,C)与G(A,B,C)对应的真值表,2所示。 51 52 表3.2图3.3逻辑电路的真值表 A0 0 0 0 1 1 1 1 B0 0 1 1 0 0 1 1 C0 1 0 1 0 1 0 1 F0 1 1 0 1 0 0 1 G0 0 0 1 0 1 1 1 (4)分析电路功能。 由真值表可知:当输入信号(A,B,C)中1的个数为奇数个时,输出F为1,其他情况 为0;当输入信号(A,B,C)中有两个或两个以上的1时,输出G为1,其他为0。因此,可 认为A和B是被加数或加数,C是低位的进位数,F是带进位输入的一位二进制数加法 的和,G是向高位的进位数,即加法的进位输出。可见,该电路是一个带进位输入与进位 输出的一位二进制加法器,这种功能的器件称为全加器,该电路就是一位全加器。 3.2SSI组合逻辑电路的设计 用SSI 组合逻辑器件设计电路实现给定的功能,这个过程称为SSI 组合逻辑电路的 设计。组合逻辑电路的设计和组合逻辑电路的分析互为逆过程。 组合逻辑电路设计的基本步骤如下。 (1)根据给出的条件和最终要实现的功能进行逻辑抽象:设置输入和输出逻辑变 量,每个逻辑变量具有0和1两种值,全部输入变量空间即为输入状态空间。 (2)列出表明输入输出逻辑关系的真值表。在真值表左侧,列出所有输入状态,即输 入变量的所有取值组合,依照题意,在真值表的右侧写出对应的输出逻辑值。 (3)根据真值表写出输入输出的逻辑函数表达式,并进行化简,得到最简逻辑函数。 (4)根据最简逻辑函数和给定器件,画出逻辑电路图。 例3.3设计一个三变量多数表决器。3人参加某提案表决,若多数同意,则提案获 得通过;若少数同意,则提案被否决。要求列出真值表,化简逻辑函数,画出用与非门实 现的电路图。 解:(1)设置输入输出逻辑变量。 根据题目的要求,表决人的意见对应输入逻辑变量,用变量A、B、C表示;表决结果 对应输出逻辑变量,用变量F表示。当输入为1时,表示同意提案,为0时表示否决。输 出F为1时,提案获得通过;为0时提案被否决。 (2)列出真值表,如表3.3所示。 表3.3三变量多数表决器的真值表 A0 0 0 0 1 1 1 1 B0 0 1 1 0 0 1 1 续表 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1 (3)写出逻辑函数并进行化简。 表3.输出逻辑函数共有4种情况下值为1, 它们是 3中, 所以函数式有4个最小项, 011→..101→A..110→AB.. ABC 、BC 、C、111→ABC 。逻辑函数 F(A,C)..BC+AB..3,6, B,=ABC+A..C+ABC= Σm3(5,7), 利 用卡诺图化简逻辑函数,如图34所示。 . 化简后,F(A,B,C)=AB+BC+AC 。 4 利用卡诺图化 达式,即 F (A,B,C)=AB +BC +AC =AB+BC+AC = 简逻辑函数 (4)对最简与或表达式进行两次非运算,转换成与非-与非表图3. AB·BC·AC 。 (5)画出用与非门实现的逻辑电路图,如图3.和图3.所示分别是使用国标 和国际标准的门电路符号绘制的电路图。 5(a) 5(b) 图3.3的逻辑电路图 5 例3. 例3.球场照明亮度大于规定亮度后,球场才可举行比赛。某球场有甲、乙、丙、丁 四盏照明灯,甲灯为高亮度灯,其余3盏灯均为普通亮度灯。当高亮度灯点亮时,只要再 点亮一盏普通亮度灯,球场照明亮度就达标,可进行比赛;当高亮度灯熄灭时,3盏普通亮 度灯必须同时点亮,灯光才能满足比赛要求。设计逻辑电路,根据4盏照明灯的亮暗情 况,判断球场灯光是否满足比赛的要求。如果可以进行比赛,则指示灯亮;若不能,则指 示灯暗。要求列出真值表,化简逻辑函数,画出逻辑电路图。 解:(1)设置输入输出变量,列出真值表。 设变量A、B、C、 D 分别表示甲、乙、丙、丁4盏灯的明暗情况,灯亮变量值为1,灯暗 为0。若灯光满足球场比赛要求,则函数值F=1;若不满足,则函数值F=0。依题意得 真值表,如表3. 4 4所示。 53 54 表3.4真值表 A0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 (2)画出卡诺图,如图3.6所示,将真值表填入卡诺图中,利用卡诺图化简逻辑 函数。 图3.6 卡诺图 经化简,得到最简逻辑函数F(A,B,C,D)=AB+AC+AD+BCD。 (3)画出逻辑电路图,如图3.7所示。 图3.7 逻辑电路图4 在例3.4题中,若用与非门设计电路,先将逻辑函数F(A,B,C,D)=AB+AC+ AD+BCD转换成与非-与非的形式:F(A,B,C,D)=AB+AC+AD+BCD= AB·AC·AD·BCD,然后画出用与非门实现的电路,如图3.8所示。 图3. 8 用与非门实现的电路图 3.常用MSI组合逻辑电路 3 为应用方便,将一些常用功能的逻辑电路制作成集成电路器件。常用的中规模集成 程度(mediumscaleintegrated)的组合逻辑电路器件有编码器、译码器、数据选择器、数据 分配器、数值比较器、加法器、算术逻辑运算单元等。 3.1 编码器 3. 1.编码原则 用若干位代码去标识特定意义的信号,这个过程就是编码。 n 位二进制代码可以表 示2n 种不同的信息,若用 n 位编码,要能表示 M 个不同的信息, n 应满足2n ≥ M 。例 如,101键盘有101个按键,对按键编码时,若采用6位二进位编码,26=64<101,编码不 足以表示101个按键;若采用7位编码,27=128>101,编码能够区分101个按键。因此, 人们对101键盘编码时采用了7位二进制的ASCI 码。 【思考】如果要对8种信号进行编码,至少需要多少位二进制代码? 如果要对9种 信号进行编码呢? 2.普通编码器 编码器是一种实现编码功能的中规模组合逻辑 器件,普通编码器任何时刻只允许输入一个有效信 号,然后输出对应的二进制编码。3位二进制普通编 码器如图3. 9所示。 9所示的3位二进制普通编码器,输入为 图3.图3.93位二进制普通编码器 56I0,I1,…,I7 等8种需要编码的原始信息,输出量用Y2、Y1、Y0 分别表示对应的8种编 码000 、001 、010 、011 、100 、101 、110 、111 。3位二进制普通编码器的真值表如表3.5所示。 表3.53位二进制普通编码器的真值表 输入编码输出编码 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 表3.5中,编码器输入信号Ii为高电平有效,输出的编码Y2Y1Y0 是原码。实际 上,常见的编码器一般输入信号为低电平有效,输出的编码常常是对原码按位取反后的 代码(类似反码) 。根据表3.5,可以求得输出逻辑函数,如下。 Y2=I4+I5+I6+I7=I- 4I- 5I-6I-7 Y1=I2+I3+I6+I7=I- 2I-3I- 6I- 7 Y0=I1+I3+I5+I7=I- 1I- 3I- 5I- 7 如图3.10(a)所示是用或门实现的电路图,图3.10(b)是用与非门实现的电路图。 图3.10 3 位二进制编码器的逻辑电路图 3. 优先编码器 在数字系统中,当编码器允许同时有多个输入信号有效,且每个输入信号有不同的 优先级别时,编码器只对其中优先权最高的一个输入信号进行编码,具有这样功能的编 码器称为优先编码器。 1)9线-4线优先编码器 74LS147 是9线-4线的优先编码器,输出9个输入信号对应的4位二进制代码,芯 片符号如图3. 11 所示。 - 74LS147 属于中规模集成电路,图311 中用符号I .1~ I(-) 9表示输入信号,上画线是为了提示输入低电平有效,输 - 入端I9 的优先级别最高,I(-) 1 的优先级别最低;输出端4 D..C...... B.... 位编码为A, D 为最高位, A 位为最低位,上画线是 为了提示编码输出是按位取反的代码。74LS147 的输入 和输出均是低电平有效,所以输入输出信号用带上画线符 号表示,并不是表示信号必须进行非运算,才可作为电路图3. 1174LS147 芯片的引脚 的输入或输出,如果用不带上画线的符号表示输入输出信排列和常用符号 号,原则上也没有错,只是不能通过符号知晓芯片输入输 出低电平有效的特点。 74LS147 的真值表如表3.6所示,当无输入信号时,即全部输入为高电平: I(-) 1I2I3I4I5I6I7I8I9=111111111,输出端将全部为高电平DCBA =1111;当输入端 I(-) 9=0,表示I9 有输入,由于I9 优先级最高,此时,不论其他输入端是否有输入,即是否 I(-) n≠9=0,编码器输出“9”的代码,即1001 按位取反后的代码DCBA=1001=0110 。 表3.6 编码器74LS147 的真值表 ---------I1 I2 I3 I4 I5 I6 I7 I8 I9 × × × × × × × × × × × × × × × × × 0 × × × × × × × 0 1 × × × × × × 0 1 1 × × × × × 0 1 1 1 × × × × 0 1 1 1 1 × × × 0 1 1 1 1 1 × × 0 1 1 1 1 1 1 × 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 .. D .. C 1 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 .... BA 11 10 11 00 01 10 11 00 01 10 2)8线-3线优先编码器74LS148 12 所74LS148 芯片是一种8线-3线优先编码器。74LS148 芯片的常用符号如图3. 57 - 示,图中 I 7为8个输入信号,优先级别依次递增,(-) -0为输出的编码信号, S 为 1~I(-) Y2Y1Y(-) .. - .. 使能输入端,OE 和GS 共同指示芯片的工作状态。当 S 为低电平,且输入信号I1~I(-) 7 有 低电平时,芯片进行编码工作,输出3位二进制数按位取反后的代码Y2Y1Y0,此时,状态 信号OEGS=01,表明允许芯片工作,且芯片有了有效的输入信号,芯片正常工作,输出 了编码信号。OE 和GS 信号可用于多片74LS148 级联以扩展编码位数,两片74LS148 通 过OE 和GS 的恰当连接,可以扩展为16 线-4线优先编码器。 图3. 1274LS148 芯片的常用符号 编码器74LS148 的真值表如表3. 7所示。 表3.编码器74LS148 的真值表 7 .. S ..I0 ..I1 ..I2 ..I3 ..I4 ..I5 ..I6 ..I7 Y - 2 Y - 1 Y - 0 GS OE 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 × × × × × × × 0 0 0 0 0 1 0 × × × × × × 0 1 0 0 1 0 1 0 × × × × × 0 1 1 0 1 0 0 1 0 × × × × 0 1 1 1 0 1 1 0 1 0 × × × 0 1 1 1 1 1 0 0 0 1 0 × × 0 1 1 1 1 1 1 0 1 0 1 0 × 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 3.2 译码器 3. 根据输入的 n 位二进制代码,在2n 个输出端口的对应的一路获得输出,完成这样功 能的器件称为译码器。例如,如果3线-8线译码器输入3位二进制代码011,那么译码器 58 0~7号输出端口中的3号输出端获得输出。如果输出高电平有效,3号输出逻辑1的电 平;如果输出低电平有效,3号输出逻辑0的电平。显然,译码器和编码器的功能正好相 反。若译码器输入二进制代码有 n 位,则有2n 个输出端口。 译码器也是一种常用的中规模组合逻辑电路,在数字系统中,译码器不仅在代码转 换与数码显示中得到广泛的应用,还常常用于数据分配、存储器寻址、信号控制等场合。 根据功能差异,译码器可分为变量译码器、显示译码器和代码变换译码器。本节主要介 绍变量译码器和显示译码器的外部工作特性和应用。 1. 变量译码器 74LS138 是一种16 只引脚的3线-8线变量译码器芯片, 13 所示, 芯片符号如图3.第 16 脚是电源端,第8脚是接地端,A2、A1、A0 是3位二进制代码输入端,Y(-) 7~Y(-) 0是8个 译码输出端口,G1、G2A 、G2B 是芯片的使能信号。 .... 图3. 1374LS138 芯片的引脚和常用符号 当使能信号G1=1,G(-) 2A=G(-) 2B=0时,芯片进行译码工作,根据输入代码A2A1A0, 相应输出端口 Y - i 产生低电平;若使能信号为其他取值,则74LS138 输出端全部高电平, 表示无输出。使能信号G1、G2A 、G2B 也可用于多片74LS138 级联扩展功能,例如,通过使 能信号恰当地连接,两片74LS138 级联后可扩展成4线-16 线译码器。 译码器74LS138 的真值表如表3. 8所示。 表3.译码器74LS138 的真值表 8 G1 ..G2A+..G2B A2 A1 A0 Y - 0 Y - 1 Y - 2 Y - 3 Y - 4 Y - 5 Y - 6 Y - 7 × 1 × × × 1 1 1 1 1 1 1 1 0 × × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 59 续表 G1 ..G2A+..G2B A2 A1 A0 Y - 0 Y - 1 Y - 2 Y - 3 Y - 4 Y - 5 Y - 6 Y - 7 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 74LS138 输出低电平有效,即输出端为低电平,表示产生输出。74LS138 各输出函 数如下。 -0 Y(-) 0=A2A1A0= m Y(-) -1 1=A2A1A0= m . -7 Y(-) 7=A2A1A0= m - 每个输出函数Yi是输入变量A2、A1、A0的一个最小项的反函数:Y(-) i=mi(A2,A1,A0)。 例3.试用译码器74LS138 实现逻辑函数F(B,AB+..C。 5 A,C)=..BC+A.. 解:(1)通过配项,求得函数 F 的最小项之和表达式为: F(A,C)AB..BC +..BC +AB..B..1,3,5, B,.. C +A..A.. C +A..Σm3(2,4,6)。 =ABC +..C= (2)将函数 F 的最小项之和表达式转换成与非-与非的形式,如下 。 ..AB..BC +.. C +A .. C +A..A..B.. F(A,B,C)=ABC +..BC +AB.. C ..C·A..C·A.. A..B.. AB..BC·.. =ABC·..BC·AB.. C = Y · Y ·Y5·Y1·Y6·Y4 其中,B、,(3) mi(B,将A、 C 接入74LS138 的输入端, Yi 为A、 C 的最小项即Yi=(2) A,C), B、 74LS138 的8个输出就是最小项mi(A,B,C)的反函数,选取F(A,B,C)的6个输出: 1=..2=..4=A..5=A.. Y(-) BCY C,ABC,C,BC,6=AB..然后进行与非运 A..,(-) AB..Y(-) 3=..Y(-) B..Y(-) Y(-) C, - 算 Y 便实现了函数 F (B,=..BC +.. C +.. 1·Y(-) 2·Y(-) 3·Y(-) 4·Y(-) 5·Y(-) 6, A,C)A..AB..ABC + A..C+A..C。用74LS138 实现逻辑函数 F 的电路图如图3.图中使用了 B..BC+AB..14 所示, 8输入端与非门74LS30,多余的2个输入引脚接高电平,便成了6输入端与非门。 F(A,B,C)=1·1·Y1·Y2·Y3·Y4·Y5·Y6=Y1·Y2·Y3·Y4·Y5·Y6 在图3. 14 中,使用1片中规模集成电路器件74LS138 和1片8输入端与非门 74LS30,就实现了逻辑函数F(B,AB +..C。如果电路全部使用与、 A,C)=..BC+A..或、 非、与非、或非等小规模集成电路器件,至少需要3片芯片才可实现逻辑函数F(A,B, C), 可见,与小规模集成电路器件相比,使用中规模集成电路器件进行电路设计,可以节 约器件的数量,电路更简化,意味着不仅降低了制作成本,又提高了电路的可靠性。 60 图3. 14 用74LS138 实现逻辑函数 F 的电路图 2. 显示译码器 在数字系统中,信息常常需要通过终端显示出来,便于人们观察,因此,需要将表示 数字、文字、符号等信息的二进制代码翻译成显示器的显示代码,使显示器直观地显示数 字、文字、符号等信息,供人们查看。显示器有多种,如笔划段型数码管、点阵型显示器、 液晶显示(器等,每种显示器控制显示的方式不同。显示器耗 liquidcrystaldisplay,LCD) 能较大,常常需要驱动电路才能正常显示,显示译码器具有译码和驱动双重功能。 1)半导体显示器 发光二极管外加正向电压时,可以将电能转换成光能,即发光。笔划段型数码管将 小型发光二极管封装成数码的笔划段,每段用一个发光二极管控制其显示,七段发光二 极管组成“日”字形,用来显示数码0~9,例如,要显示数码“4,(”) 就要点亮发光二极管的 b、c、f、g段,熄灭a、d、e段,一个七段数码管显示一位数码,八段数码管显示带小数点的 数码,如图3.a) 每个发光点封 15(所示。点阵型显示器由行列矩阵式的可控发光点组成,15(b)装了一个发光二极管,由行列式矩阵的发光点阵来显示字符和图形,如图3.所示。 图3. 15 笔划段型数码管和点阵型显示器示意图 笔划段型数码管分为共阴极和共阳极两种,如图3.共阴极数码管器件内部 16 所示, 的发光二极管阴极端连在一起,引出为数码管的公共端(com 引脚), 因此,应用时,共阴 极数码管com 引脚要接地,这样数码管才可能点亮。共阴极数码管的输入信号连接到发 光二极管的阳极,共阴极数码管的哪段需要点亮,该段的输入端就施加高电平,若输入低 电平,该段就不亮。 共阳极数码管正好相反,数码管内部的发光二极管阳极端连在一起,引出为数码管 的公共端(com 引脚)。应用时,共阳极数码管公共端必须接高电平,共阳极数码管各段 62 图3.16 笔划段型八段数码管 输入端连接发光二极管的阴极,因此,共阳极数码管的哪一段要点亮, 施加低电平,若输入高电平,则该段就不亮。 例3.6使用七段共阴极数码管显示数字“3”,试问该数码管的公共端应接什么电 平? 输入信号a、b、c、d、e、f、g应接什么电平? 如果换成七段共阳极数码管显示数字“ 则公共端应接什么电平? 输入信号a、b、c、d、e、f、g又应接什么电平? 解:要显示数字“3”,数码管的e、f段应不亮,a、b、c、d、 所示。 图3.17 数码管数码3的显示 使用共阴极数码管时,公共端应接地,笔端输入高电平点亮, 1111001;使用共阳极数码管时,公共端应接高电平,笔端低电平点亮, 电平应为0000110 。 发光二极管导通电阻在几欧到几百欧之间,小型发光二极管正常发光的额定工作电 流一般为20mA 左右,红色发光二极管的压降一般为1.8~2.2V, 一般为1.8~2.0V,其他颜色的工作电压为3V 左右。因此,无论是共阴极还是共阳极数 码管,应用时,各段输入端应串联一个限流电阻,以防电流过大, 限流电阻也不可过大,以免电流过小,发光二极管显示过于暗淡或不发光。 哪一段的输入端就 3”, g段要点亮,如图3. 17 输入abcdefg电平应为 输入信号abcdefg 黄色发光二极管的压降 烧毁发光二极管,但是, 例3.图3.发光二极管D1 的压降为2V, 如果电路 7 18 中, 工作电流为10~20mA, 电压UI=3.试问限流电阻R1 的阻值范围为多少? 若电路电压UI=5V,限流电阻 6V, R1的阻值范围又为多少? 图3. 18 发光二极管应用电路 解:当UI=6V 时,R1的最大值R1MAX=(6V-2V)/10mA=160Ω,R1 的最小 3.3. 值R1MIN=(6V-2V)/20mA=80Ω,因此,当UI=6V 时,限流电阻R1阻值范围应在 80~160Ω 。 当UI=5V 时,R1 的最大值R1MAX=(5V-2V)/10mA=300Ω,R1 的最小值R1MIN= (5V-2V)/20mA=150Ω 。因此,当UI=5V 时,限流电阻R1 阻值范围应在150~300Ω 。 2)液晶显示器 当某些晶体的温度介于两个熔点之间时,呈现出液晶状态,此时既有液体的流动性, 也不失晶体的某些特性,如分子结构排列整齐有序、透明度好,但是,其透明度和颜色可 以随电场、磁场、光、温度等外界条件的变化而变化。例如,在极微小的电场作用下,液晶 分子结构能在极短的时间内改变排序状态,从而影响透明度。若将电场施加在液晶不同 部位,液晶通过对光线阻挡或偏转,依靠穿透的光线,能够显示出字形和图案。液晶显示 器件本身并不发光,如果处于黑暗中,液晶不会显示任何图形。 液晶显示器是一种平板薄型显示器件,其驱动电压很低,工作电流极小,与CMOS 电 路组合起来可组成微功耗显示系统,广泛应用于仪器、仪表及电子产品的显示器中。 3)显示译码器 显示译码器是既有译码功能,也有显示驱动功能的器件,可以将4位8421 码转译成 数码管的各段显示代码,同时提供较大的电流,以驱动数码管显示。七段显示译码器有 7448 、7449 、74247 、74248 、72249 、74347 、CD4511 、CD4543 等中规模集成电路芯片,其中, 7448 和CD4511 是共阴极数码管常用的七段显示译码器。 如图3.74LS48 的4位8421 码输入 3.3. 19 所示是七段显示译码器74LS48 芯片引脚图, 端分别为A3、A2、A1、A0。其中,A3 为最高位,A0 为最低位,输出的七段显示代码为 图3. 1974LS48 芯片引脚图 a~g,该芯片内部的输出电路有上拉电阻,可以直接驱动共阴极数码管,芯片还有3个使 能端:LT 、BI/RBO 、9所示。 RBI 。显示译码器74LS48 的真值表如表3. 表3.显示译码器7448 的真值表 9 LT RBI BI/RBO A4 A3 A2 A1 a b c d e f g 显示字符 1 1 1 0 0 0 0 1 1 1 1 1 1 0 显示0 1 1 1 0 0 0 1 0 1 1 0 0 0 0 显示1 1 1 1 0 0 1 0 1 1 0 1 1 0 1 显示2 1 1 1 0 0 1 1 1 1 1 1 0 0 1 显示3 1 1 1 0 1 0 0 0 1 1 0 0 1 1 显示4 1 1 1 0 1 0 1 1 0 1 1 0 1 1 显示5 1 1 1 0 1 1 0 0 0 1 1 1 1 1 显示6 1 1 1 0 1 1 1 1 1 1 0 0 0 0 显示7 1 1 1 1 0 0 0 1 1 1 1 1 1 1 显示8 1 1 1 1 0 0 1 1 1 1 0 0 1 1 显示9 1 1 1 1 0 1 0 0 0 0 1 1 0 1 显示 1 1 1 1 0 1 1 0 0 1 1 0 0 1 显示 1 1 1 1 1 0 0 0 1 0 0 0 1 1 显示 1 1 1 1 1 0 1 1 0 0 1 0 1 1 显示 1 1 1 1 1 1 0 0 0 0 1 1 1 1 显示 1 1 1 1 1 1 1 0 0 0 0 0 0 0 无显示 0 × × × × × × 1 1 1 1 1 1 1 显示8 在正常工作状态下,LT 、BI/RBO 、RBI 接高电平,在A3A2A1A0 端输入4位8421 码,74LS48 输出7段共阴极数码管的显示代码,数码管显示相应的十进制数码。74LS48 和共阴极数码管的连接方式如图3. 20 所示 。 74LS48 各引脚的功能如下 。 (1)试灯信号LT:此信号低电平有效,当LT=0时,不论输入A3A2A1A0 取何值, 输出端abcdefg=111111,数码管显示数字“8”,此项功能用于测试数码管是否每一段都 能够点亮,是否有损坏段。正常工作时,LT 应为高电平。 (2)灭灯信号BI:当LT=1,BI=0 时,不论其他输入端为何种电平,全部输出端 abcdef=0000000,数码管灭灯,无显示。 (3g)条件灭零信号RBI:当LT=BI=1,RBI=0 时,若输入A3A2A1A0=0000, abcdefg=0000000,数码管无显示;若A3A2A1A0≠0000,芯片正常工作,数码管显示相 应的数码。 64 图3. 2074LS48 和共阴极数码管的连接方式 (4)灭零输出信号RBO:若RBI=0且输入A3A2A1A0=0000,RBO 输出为0,表示 输入为零,符合灭零条件,零被成功灭掉,零不予显示。 如图3. 21 所示是使用显示译码器7448 构成的多位数字显示系统。整数最高位 7448 的RBI 与小数最低位的RBI 均接逻辑0,若整数最高位或小数最低位输入 A3A2A1A0=0000,数码管将不显示零, 340 最前和最后的零不应显示。小 如数据012. 数点前的个位数字不管是0还是1都要显示,如数据0.23 在小数点前的0必须 12 与10. 显示,因此显示个位数的7448 芯片RBI 应设置为1,表明个位零不能灭掉。 多位显示系统中,还需将高位7448 芯片的RBO 与相邻低位7448 的RBI 连接。若高 位7448 芯片的RBO=0,表明高位数A3A2A1A0=0000,且条件灭零有效RBI=0,高位 0012. 数据零被成功灭掉,此时,相邻低位若是零,也应被灭掉。例如,34 的第一位零被灭 掉后,第二位零也应被灭掉,因此相邻低位7448 芯片应RBI=0,此时,高位7448 芯片的 RBO=相邻低位的RBI=0 。若高位7448 的RBO=1,则表明高位输入A3A2A1A0≠ 0000,或虽然输入是零但不灭掉显示,此时,相邻低位若是零,也必须显示,低位7448 芯 片应设置RBI≠0,此时,高位7448 芯片的RBO=相邻低位的RBI=1。例如,数据1002.34 中 的第一个零要显示出来,第一个零对应7448 芯片RBO=1,与之相邻的第二个零也不能 被灭掉,第二个零对应的7448 芯片应设置RBI=1,满足高位7448 芯片的RBO=相邻低 位的RBI 。故高位7448 芯片的RBO 始终应和相邻低位7448 芯片的RBI 相等,因此要将它 们相连。 66 图3.21 多位数字显示系统 3.3.3数据选择器 1. 数据选择器的功能 从多路数据中选择一路数据进行输出的数字器件称为数据选择器, 以看作是多选一的电子开关。如图3.22 所示为“四选一”的数据选择器的功能示意图, 入的4路数据为I0I1I2I3,地址信号为A1A0,使能信号为..G。当使能信号有效时, =0,从4路数据I0I1I2I3 中选择地址信号A1A0 指定的那路信号输出, A1A0=00,输出Y=I0;地址信号A1A0=11,输出Y=I3。 图3.22 数据选择器的功能示意图 数据选择器也是常用的MSI 组合逻辑器件。在远距离传输多位数据时, 路成本,常常将多路数据一位一位地发送到一条线路上传输, 并行数据转换成串行数据进行发送,如图3.22 所示,“四选一” I3I2I1I0=1001,若每隔Δt时间,地址变化1次,发送1bit数据, 端Y得到串行数据1001 。 数据选择器也可 输 即G .. 如地址信号 为了降低线 这时就需要数据选择器将 数据选择器输入并行数据 经过4Δt 时间后,输出 2. 数据选择器的输出函数 74HC153 与74HC151 分别是“四选一”和“八选一”的数据选择器,它们均属于中规 模集成电路。74HC153 片内有两个“四选一”的数据选择器, ..分 别由使能信号1E 和2E 控 制,“八选一”的数据选择器74HC151 有一对互补的输出 Y 和Y。 图3.四选一”的数据选择器74HC153 图3.八选一”的数据选择器74HC151 23 “ 24 “ 数据选择器74153 的真值表如表3.从表3.a) 、 “四选一” 10 所示, 10(可看出,由地址信 号A1A0 决定选择哪一路输入信号进行输出,如A1A0=00, Y 与D1 输出信号Y=D0, D2 又如A1A0=11, Y 与D0 D1、10(b)是简 、D3无关; 10( 输出信号Y=D3,、D2 无关。表3. 化后的真值表,它与表3.a)等价。 表3.“四选一”数据选择器74153 的真值表 10 (a)功能表格式1 (b)功能表格式2 D3 D2 D1 D0 A1 A0 Y D A1 A0 Y × × × 0 0 0 0 D0 0 0 D0 × × × 1 0 0 1 D1 0 1 D1 × × 0 × 0 1 0 D2 1 0 D2 × × 1 × 0 1 1 D3 1 1 D3 × 0 × × 1 0 0 × 1 × × 1 0 1 0 × × × 1 1 0 1 × × × 1 1 1 根据功能表3.可以得到74153 输出逻辑函数Y,其值为各地址信号的最小项与对 10, 应数据形成的与项,再相或的结果。依据输出函数表达式可得芯片74153 的内部电路 67 图,如图3.可以看出具有开关功能的数据选择器, 25 所示, 其内部电路也是由基本的门电 路组成的。 Y=f(D3,D2,D1,D0,A1,A0) =..A0·D0+..A0·D2+A1A0·D3 A1..A1A0·D1+A1 .. =m0D0+m1D1+m2D2+m3D3 同理可得,可得到“八选一”数据选择器74151 的输出函数。 Y=f(D7,D6,D5,D4,D3,D2,D1,D0,A2,A1,A0) =m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7 =A..2A..1..A2..A2A1..A2A1A0·D3+ A0·D0+..A1A0·D1+..A0·D2+.. A2..A0·D4+A2..A0·D6+A2A1A0·D7 A1..A1A0·D5+A2A1.. =Σ(7) mi(A2,A1,A0)·Di i=0 图3.四选一”数据选择器74153 电路结构 25 “ 例3.分别使用“八选一”和“四选一”数据选择器74HC151 、74HC153 设计三变量 多数判决器。 解:① 设三变量分别为A、C,判决结果为F, 11 所示的真值表。 8 B、依题意得到表3. 表3.真值表 11 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1 AB.. 由真值表可得到三变量多数判决器对应的逻辑函数:F(A,B,C)ABC+A.. =..BC+ C+ABC 。 68