第5章射频(RF)部分





射频(RF)是Radio Frequency的缩写，手机主射频部分由射频接收和射频发送两部分组成，其主要电路包括天线、天线开关、接收滤波、频率合成器、高频放大、接收本振、混频、中频、发射本振、功放控制、功放等，其他较常见的射频模块包括WiFi、GPS、蓝牙(Blue Tooth，BT)、近场通信(Near Field Communication，NFC)、收音机(FM)。


5.1射频的摆件
如何将电路中的元器件按照满足电气性能和结构等要求，在PCB上进行合理的放置是EDA工程师的主要任务之一。布局设计不是简单地将元器件塞进PCB中，或者单纯将电路连通就可以。实践证明一个良好稳定的电路设计，必须有合理规范的元器件布局，这样才能使电路系统在转化成产品后，稳定、可靠地工作。反之，如果元器件布局不合理，它将影响到线路板的工作性能的稳定，乃至不能工作。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸、插座的位置等也需认真考虑。尤其是现在手机电路中射频部分占的比重越来越大，射频的摆件直接关系到一款手机PCB设计的成败，而合理规范地规划射频部分的元器件布局是手机PCB设计的重中之重。因此，在产品设计过程中，布局设计具有非常重要的地位。
5.1.1屏蔽罩的介绍
屏蔽罩是用来屏蔽电子信号的元器件，它的作用就是屏蔽外界电磁波对内部电路的影响及内部产生的电磁波向外辐射，具体的样式和分类在第1章中已经详细介绍了。在PCB中一般是以漏铜和Package symbol两种方式添加到板子上，如图5.1所示。
在摆件完成后，EDA工程师会在PCB中做出屏蔽罩的尺寸，导出一个DXF格式的图纸，结构工程师根据DXF做出屏蔽罩尺寸的图纸。

图5.1PCB中的屏蔽罩

屏蔽罩的厚度一般是0.2mm，Shielding Wall(屏蔽筋)的宽度一般是0.7mm左右，Shielding Wall的开窗可以做成一个整体连续的漏铜，钢网层可以做成一段一段的，如图5.2所示。

图5.2屏蔽筋的制作

Shielding Wall可以在PCB上全部开窗漏铜，当然有表层走线或元器件的地方可以断开，如图5.2所示，在断开处如果有走线需要添加Silkscreen的白油，钢网层宽度可以比漏铜小一点，大概0.6mm，可以用Line，也可以用Shape做出来，根据个人和公司需要选择。
漏铜层放在Board Geometry层的Soldermask_top和Soldermask_bottom，也可以放在Package Geometry层的Soldermask_top和Soldermask_bottom，钢网层放在Package Geometry层的Pastemask_top和Pastemask_bottom。
另外屏蔽罩内元器件的焊盘到屏蔽筋边缘的Gap(间隙)最好保持0.5mm以上，在空间紧张时，可以保持0.3mm。

5.1.2π形电路摆件

图5.3原理图中的π形电路

射频链路会有很多如图5.3所示的电路，中间是一个电阻，两边分别是电容或电阻，组成一个π的形状，所以叫π形电路。

π形电路是RF用来调阻抗匹配的，一般靠近天线端或芯片端各有一组，需要根据原理图的先后顺序和输入到输出，包括每个元器件的先后位置，它们之间的距离不宜过大进行布局，布局成“π形”如图5.4所示。

图5.4π形电路的PCB布局

整体射频每个通道或者频段的布局应该布局成“一”字形，如图5.5所示。

图5.5理想的“一”字形布局

当碰到屏蔽罩空间不够或者结构局限的时候，也可以调整成为U形布局，如图5.6所示。

图5.6U形布局


5.1.3收发器的摆件
射频收发器(Transceiver，简写TRA)是由在同一封装内的发射器(Transmitter)和

接收器(Receiver)组成的，并且它们之间共用一些电路，

图5.7RF通信框架图

TRA是手机主射频模块中最重要的核心元器件之一，它主要负责无线通信，在射频电路通信中，如图5.7所示，因为我们没有两个天线，所以发送器和接收器共用一个天线，因此收发器是由全双工模式交换信息的射频发送器和接收器组成的双向射频器件，这样我们在打电话的时候，说话的同时就也能听到对方说话的声音了。

收发器在射频摆件中需要进行优先考虑的，需要有以下要求。
1. 收发器的摆件应该尽可能地靠近CPU
这样使得到BB的IQ、SPI等信号尽量短，虽然IQ不需要控制阻抗，但是IQ一般都是差分信号，过长的布线有可能使IQ信号不平衡(Mismatch)，而且走线过长也会使IQ容易被干扰，而SPI信号过长会容易造成EMI辐射干扰，所以，尽量在满足整版结构的条件下使收发器靠近基带，这样会省去很多不必要的麻烦。
2. 收发器的接收端口位置应方便接收差分线出线并走表层
同时，发射端的电路要远离，接收是在射频摆件中要优先考虑的，如果接收没有走表层，而是打孔了，那么由于孔的寄生效应也会使接收线有阻抗偏差，另外如果接收离发射近，那么也很容易造成被干扰。
3. 收发器背面最好不要放元器件
如果是双面摆件，那么收发器背面最好不要放元器件，方便收发器中间的地Pin打孔到主地。如果是8层1阶板，收发器放在Top面，表层走线是很密的，2~7孔很难避开白层的走线和焊盘。
如图5.8所示，此图为一个实际项目的例子，收发器摆在左边，到双工器的连线尽量利用表层走线，基带CPU摆在右边，IQ线从内层很近就连过去了，IQ线会在以后章节中讲解，这里只要记住这个名字就可以了。

图5.8收发器摆件

5.1.42G射频功放摆件
射频功率放大器(RFPA)是发射系统中的主要部分，其重要性不言而喻。在发射器的前级电路中，调制振荡电路所产生的射频信号功率很小，需要经过一系列放大——缓冲级、中间放大级、末级功率放大级，在获得足够的射频功率以后，才能发送到天线上辐射出去。为了获得足够大的射频输出功率，必须采用射频功率放大器，功率放大器往往是手机射频中最昂贵、最耗电、效率最低的元器件。
在调制器产生射频信号后，射频已调信号就由RFPA将它放大到足够功率，经匹配网络，再由天线发射出去。放大器的功能，即将输入的内容加以放大并输出。输入和输出的内容，我们称为“信号”，往往表示为电压或功率。
一般目前手机的2G PA已经集成了FEM(Front End Module，前端模组)，目前在大部分手机的FEM中集成了PA和ASM(Ant Switch Module，天线选择开关)，所以一般这部分的摆件是放在射频屏蔽罩的角落，靠近天线连接器或者天线馈点，如图5.9所示。

如果天线连接器和FEM在同一面，那么可以在Shielding(屏蔽罩)表层开口，如图5.9所示，使到天线连接器的这段天线阻抗线走在表层，避免打孔，因为打孔会使阻抗不容易控制。
2G RFPA到TRA收发器的线都是阻抗信号线，如果阻抗线不多，一般都可以从表层走出来，所以和TRA放到一个屏蔽罩内比较方便。同时2G RFPA功耗大，发热比较厉害，所以对温度敏感的元器件要远离。

图5.92G RFPA摆件

5.1.54G射频功放摆件
4G射频功放的信号通路一般是从Transceiver发射通道将信号发射出来并进入4G射频功放，信号被放大后，进入双工器，然后到达手机射频的前端模组(FEM)，而又由于双工器一般有接收通路，所以一般4G射频功放比较难放到双工器的同一面，所以如果是双面摆件，一般都选择把4G射频功放放到背面，从而使放大前后的信号刚好跨接在收发器和双工器之间，这样会使信号通路变短，当然如果是单面摆件，那么最好把4G射频功放放在靠近双工器一侧的角落里，用单独的屏蔽罩将其隔离开。
因为2G网络出现得比较早，当时生产工艺还很落后，所以可以看到2G RFPA体积比4G RFPA要大得多，这个也是初学者通过PCB封装尺寸来区别是2G RFPA还是4G RFPA的一个好办法。
考虑到RF部分阻抗线比较多，所以尽量保证RF部分背面不要放元器件，尤其是不要让4G PA部分屏蔽罩放置到RF、GPS和NFC等这些RF区域的背面，如图5.10所示。

图5.104G RFPA摆件

4G RFPA到TRA芯片的连线都是阻抗信号线，一般都是通过内层连接起来的，屏蔽罩的下面至少会有两个GND层来做好阻抗信号线的立体包地。
5.1.6RF天线摆件
其实射频和天线不是一个东西，但是这两个元器件是分不开的，所以人们经常说的射频，其实也涵盖了天线。无线通信设备中的射频部分包括射频前端和天线，射频前端包括发射通道和接收通道。而天线是我们生活中很常见的一种通信设备。大部分人其实对它并不了解，可能只知道它是收发信号的，在无线电设备中，天线就是用来发射和接收无线电波的装置。
在手机线路板中我们一般看到的是天线连接器或者天线馈点，而最终前端模组的信号通过天线连接器引出的射频线，或者是顶在馈点上的弹片和最终机壳上的天线本体连接起来，所以我们在主板设计中最重要的任务是处理好天线连接器和馈点的摆件，一般来说它们都摆在主板四个角落中的一个角，周围不要摆其他模块的元器件。
手机中的RF天线将一个主天线(MainANT)分为几个副天线(DIV ANT)，一路DIV ANT连接到2G的RFPA，另外一路经RF开关连接到TRA，如图5.11所示。

图5.11RF 天线摆件

5.1.7四合一芯片摆件
由于手机的空间有限，各个手机平台所采用的都是将GPS/WiFi/BT/FM集成到同一芯片里，当然不同的手机芯片平台厂商可能略微有所不同，有的平台的GPS是在射频收发器内，也有的平台集成在CPU中。例如低端的功能机，不需要GPS和WiFi功能，BT和FM一般是集成在CPU中的。
这部分的相关元器件摆件都要极为注意，包含GPS的滤波器、晶振TCXO和GPS的供电电源通路都需要仔细考虑。具体摆件效果图如图5.12所示。

图5.12GPS/WiFi/BT/FM模块摆件

这部分天线的走线一般通过表层走线连起来，根据天线进出方向就可以很方便地进行摆件，电源通过打孔内层走线，且与芯片隔一层GND屏蔽。
如果是通孔或1阶板，屏蔽罩区域下方最好不要放其他元器件，尤其是其他RF部分的元器件或DDR部分元器件。如果由于空间限制避不开，则要保证这些元器件的走线在表层完成，最好不要使用内层走线。
5.1.8NFC摆件
考虑到成本，NFC功能一般在中高端手机中才具备，NFC电路也是由专门的NFC芯片加上外围电路和天线组成，外边需要添加一个屏蔽罩，如图5.13所示。

图5.13NFC模块摆件

NFC部分的天线根据走线方向来摆放元器件就可以了，天线部分一般通过表层就可以很顺利走出来，如果感觉走线不顺或别扭，那肯定是走线的问题，或请RF工程师调整一下天线到芯片的线序。
注意：  一般芯片设计都考虑走线顺的问题，如果RF部分感觉线不顺，特别是表层交叉的，可以询问RF和BB工程师，芯片的这两个出线Pin的线序是否可以调整一下，除非软件定义好的，否则一般都是可以调整的。
5.2走线规则
RF部分主要是处理好各种有阻抗匹配的微带线，微带线是由支在介质基片上的单一导体带构成的微波传输线，适合制作微波集成电路的平面结构传输线。在PCB线路板这里的导体就是铜箔，介质一般是FR4，微带线是特殊阻抗值的一种传输线，阻抗单位是欧姆(OHM)，这个是交流信号中包含感抗、容抗和阻抗的一种矢量值，与直流信号中的阻值单位相同，但代表的含义不同。
微带线根据导线位置又可分为微状线(Microstrip)和带状线(Stripline)，RF的阻抗线阻值为单根50×（1±10%）Ω或等差100×（1±10%）Ω。
5.2.1微带线
微带线是阻抗线的一种，阻抗线定义可以参照传输线原理部分的知识，理论性比较强，EDA工程师只要了解哪些线是阻抗线就行了，一般都习惯称为阻抗线，表层的阻抗线(微状线)要左右包地，邻层也是GND的3面包地，内层阻抗线(带状线)要左右和上下都采用GND立体包地处理。
1. 微状线
微状线如图5.14所示，一般在Top和Bottom层，参照邻层或主地层，如Top层可以参照L2或L3层，如果参照L3层，则需要将L2层在Top层投影下方的铜箔挖空。

图5.14微状线

为了便于线路板厂区分阻抗线，一般阻抗线宽度使用特殊宽度，另外走线同层两侧都要用GND信号与其他信号隔离开，如果有条件，最好两侧的GND由VIA孔直接下到GND层。
表5.1依10层板来说明微状线走线的参考宽度和间距，线的宽度一般比板厂调整的实际值要大些，这样板厂把线变细容易些。

表5.1微状线走线的参考宽度和间距



走线所在层
参照层/L2或L9参照层/L3或L8

线宽线距线宽线距

TOP单根0.095mm单根0.15mm单根0.305mm单根0.5mm

BOTTOM等差0.055mm等差0.05mm等差0.125mm等差0.10mm

2. 带状线
带状线如图5.15所示，一般在内层，上下邻层都为GND层，参照两层的GND层，当然也使用特殊的宽度来标识。一般按单根0.125mm或等差0.055mm来设置宽度，间距设置为0.05mm，走线需要保证上下邻层和同层左右两侧都是GND的立体包地效果，而且每个VIA的每层都要有GND环包地及VIA的上下非连接层都有GND覆盖，如果环境允许，周围的GND最好由VIA孔直接连接到主GND。

图5.15带状线 

微带线的阻抗和线宽、铜箔厚度、介电常数、参照层间距等与多方面有关系，也可以使有专门的公式可以计算，考虑到等差计算比较复杂，Polar公司推出了一款SI9000的软件，专门来计算微带线的阻抗，如果需要精确计算可以使用SI9000来计算。EDA工程师只需要知道大概的宽度范围，线宽要比板厂实际做得大点，这样板厂把线变细比较容易。EDA工程师需要了解阻抗和线宽、厚度等各因素的以下关系： 
(1) 阻抗和线宽(W)成反比关系，如果其他因素不变，线越宽，阻抗则越小。
(2) 阻抗和介电常数(Er)成反比，Er越大，阻抗则越小。
(3) 阻抗和参考面间距(H)成正比，H越小，阻抗则越小。
(4) 同对等差线的间距越小，阻抗也越小。
(5) 线厚度(T)越大，阻抗则越小。
可以看到，阻抗和线的长度是没有关系的。在同阻抗值的情况下，Top层的宽度，参照L3比参照L2要大些。
RF的阻抗线优先走表层，其次才走内层，一般占用一个内层和表层就可以了，而且要保证线尽量在屏蔽罩内，2G和3G平台的阻抗线比较少，下面就直接以4G平台具体说明。
1. RF触点或RF连接器到2G RFPA(副天线)
这段一般空间比较大，线走表层，走线邻层下方挖空，参照邻层+1层作为参考地，主要是2G和4G天线这一部分。
图5.16为Top层的走线，RF从左边的天线座子到RF天线开关这段的线很粗，宽度为0.305mm，走线邻层L2层的GND部分挖空，直接参照L3做阻抗控制，表层铜箔避开的间距为1.5W，W指的是此时走线的宽度，当然间距如果能满足3W则更好。

图5.16副RF天线走线 

可以看到沿着阻抗线的周围放置了很多GND孔，如果空间允许，阻抗线周围的GND区域最好通过Via直接到GND层。 
2. RF开关——收发器4G RF开关(主天线)
这部分的网络比较好找，一般是以Bxx、WTRxx或TX开头的，空间有限，走表层时参照邻层GND即可。有些不能在表层走出来就从内层走，保证上下邻层和左右都是GND立体包地效果。
如图5.17所示，此图为4G部分的走线部署情况，RF开关前端可以参考次外层的GND，后端参考邻层的GND层。

图5.17主RF天线 

PCB走线如图5.18所示，到RF开关之前的线宽是0.305mm，线比较粗，走线下方的L2层部分被挖空，直接参照L3层做阻抗控制，并且沿着阻抗线放置了很多GND过孔。经过了RF开关的芯片后，出线就比较细了，L2层下不挖空，参照L2层做阻抗控制。

图5.18主RF天线走线

3. TRA收发器到单双工
如图5.19所示，收发器的IC到单双工器的扇出从表层都可以出来，有些出线密集的地方可能不太好出线，可以将瓶颈部分的线宽和线距都缩小到0.045mm，同时在走线完成后，可以将线的拐角做圆弧处理，这样美观同时还会减少信号反射。
等差线也要保证两根线间距一致，让RF和BB工程师检查的时候，可以很方便地看出来哪些是等差信号线，板厂也方便控制阻抗。

图5.19收发器芯片扇出

4. 内层走线
有些2G RFPA到RF开关，单双工或TRA到天线开关的线表层无法走出来，此时就需要通过内层走出来，如图5.20所示，该PCB为6层板，阻抗线走在L4层，走线包括25的过孔都被GND铜箔包围并进行信号屏蔽，同时L5和L3层都为GND层，满足了内层阻抗线的立体包地的要求。

图5.20RF内层走线

另外有些阻抗线离得比较近，不好单独包地，如图5.20的A和B，可以和RF工程师沟通，询问这两个信号的Band是否同时使用，如果RF工程师说这两个信号不会同时使用，就可以将A和B两根线一起包地。
5.2.2IQ线
IQ线也是比较重要的线，也要求上下左右立体包地，IQ线连接CPU和收发器芯片，其网络名字中含有IP、IN、QP和QN，一般有5组，每组2~4根。每组的功能不同，有3组供2G和4G使用，另外两组供WiFi和GPS使用。
IQ线不需要控制阻抗，走线宽度按一般宽度即可，考虑到线比较密，一般设置为0.05mm左右即可。IQ线在2G 平台上不存在，3G平台也只要1组，处理起来也相对简单，下面就直接以4G平台说明各个部分的走线。
1. 主集接收部分
图5.21为主集接收部分的PRX IQ线，有I和Q两根线，按差分线走在一起，左右和上下需要做立体包地处理。

图5.21主集IQ线

图5.22为PRX IQ在TRA收发器芯片处的PCB走线图，两根线的线宽和线距都是0.06mm，可以看到两根线周围都是GND信号线或铜箔，从CPU出线到TRA结束，都要有GND环包，包括埋孔和激光微孔严格上也要包GND，但很多时候做不到。同时上下邻层都为GND层，确保左右上下立体包地。

图5.22主集IQ线走线

2. 分集接收部分
图5.23为分集接收部分的DRX IQ线，也有I和Q两根线，按差分线走在一起，左右和上下需要做立体包地处理。

图5.23主集IQ线走线

图5.24为DRX IQ在TRA收发器芯片处的PCB走线图，和PRX IQ线一样，两根线的线宽和线距都是0.06mm，两根线周围都是GND信号线或铜箔，从CPU出线到TRA结束，都要有GND环包，包括Via和激光微孔严格上也要包GND。同时上下邻层都为GND层，确保左右上下立体包地。

图5.24分集IQ线走线

3. 发送部分
图5.25为射频发送部分的TX IQ线，有IM、IP、QM和QP共4根线，IM、IP和QM、QP按差分线走在一起，两组差分线紧挨，4根线走线一起，然后左右和上下需要做立体包地处理，如果有条件，可以每组包地，也可以4根线一起包地。

图5.25RF发送的IQ线

图5.26为TX IQ在TRA收发器芯片处的PCB走线图，两根线的线宽和线距都是0.06mm，两根线周围都是GND信号线或铜箔，从CPU出线到TRA结束，都要有GND环包，包括埋孔和激光微孔严格上也要包GND。同时上下邻层都为GND层，确保左右上下立体包地。因为该PCB中两组IQ线的TRA出线Pin间距大，所以使用了两组IQ线分别包地。

图5.26RF发送的IQ线走线

4. WiFi 部分
图5.27为射频发送部分的WLAN IQ线，有IN、IP、QN和QP共4根线，IN、IP和QN、QP按差分线走在一起，两组差分线紧挨，4根线走线一起，然后左右和上下需要做立体包地处理，如果有条件，可以每组包地，也可以4根线一起包地。

图5.27WiFi的IQ线

图5.28为WLAN IQ在WiFi芯片处的PCB走线图，两根线的线宽和线距都是0.06mm，两根线周围都是GND信号线或铜箔，从CPU出线到TRA结束，都要有GND环包，包括埋孔和激光微孔严格上也要包GND。同时上下邻层都为GND层，确保左右上下立体包地。因为该PCB中两组IQ线的TRA出线Pin间距大，所以使用了两组IQ线分别包地。

图5.28WiFi的IQ线走线

5. GPS部分
图5.29为GPS部分的GPS IQ线，也有I和Q两根线，按差分线走在一起，左右和上下需要做立体包地处理。

图5.29GPS IQ线

图5.30为GPS IQ在TRA收发器芯片处的PCB走线图，两根线的线宽和线距都是0.06mm，且两根线周围都是GND信号线或铜箔，从CPU出线到TRA结束，都要有GND环包，包括埋孔和激光微孔严格上也要包地。同时上下邻层都为GND层，确保左右上下立体包地。因为CPU集成了GPS功能，GPS的IQ线是连在TRA收发器上的。

图5.30GPS IQ线走线

5.2.3电源线
电源在RF部分也是比较重要的，要从电池连接器直接拉出一根宽2mm以上的粗线，直接给RF供电，不要给其他地方供电，如图5.31所示。

图5.31RF电源分布 

1. 2G PA电源
如图5.31所示，C1到C2是2G部分，2G出现得比较早，当时PA芯片的工艺比较落后，工作功率比较大，工作电流一般在2A左右，所以这部分的线要1.5~2mm的宽度。
图5.32是2G PA的电源部分，4个电容按照原理图顺序依次放在电源Pin 的旁边，ESD元器件放在最前面，电源进入芯片时，先经过ESD元器件，再依次经过4个电容群滤波，最后进入芯片，2G PA 的电源Pin一般有两个以上，可以承载大电流。

图5.322G PA电源

图5.33为ESD和电容群摆件的表层走线，电源表层能连接的地方就整体铺Shape连接起来，连不起来的地方就打微孔到内层与L9层连接起来，考虑到2mm的电源线比较宽，微孔需要12个以上。

图5.332G PA电源表层

图5.34为内层L8层电源走线，电源宽度为2mm，从右侧进来后，通过微孔首先进入ESD的电源焊盘，然后通过L9层到Bottom层和电容群连起来。

图5.342G PA电源次内层

2. 4G PA电源
如图5.31所示，C1到C3的连接是4G PA 部分，这部分工作电流一般为0.8A左右，电源线宽度0.6mm以上就可以了。4G PA的电源Pin一般只有1个，通过ESD元器件和两个电容连接起来，如图5.35所示。

图5.354G PA电源

如图5.36所示，表层两个电容紧靠IC的电源Pin，然后通过铜箔连起来，电容的焊盘上打微孔和内层电源连起来，可以多打几个微孔。

图5.364G PA电源表层

如图5.37所示，宽度为0.6mm的电源线通过3~8孔连接起来，0.6mm宽度的其他线使用一个大孔连接就可以了。

图5.374G PA电源内层


3. 其他电源
其他部分，例如GPS、WiFi、BT和NFC电源，这些芯片的功率不大，电源线的宽度保证为0.3mm 就可以了。
5.2.4GND处理
RF要保证良好连接GND效果，需要做以下处理。
1. 与主地之间的层尽量少走线或不走线
在图5.19中，元器件在Top层，L2层下面没有除GND以外的其他信号走线，L3层为主地层，阻抗线参照L2或L3层。电源或其他信号线都走线L4层或L5层，这样保证RF有两层GND屏蔽层。
2. 元器件GND连接Pin的要求
0201元器件的GND Pad要保证一个GND网络的小孔，0402和0603的GND Pad要保证两个小孔和一个大孔。有些RF工程师要求某些Pin要单独打孔到主GND层，表层或邻层与其他GND 的铜箔或走线隔离。
3. RF PA中间GND散热焊盘
2G和4G的PA中间各有一个大的散热焊盘，也有把4G PA中间的焊盘做成两个的，这几个焊盘需要用两个小孔加一个大孔的方式，密集地连接到内层的GND层，如图5.38所示，此图为2G PA的中间焊盘过孔的布局。

图5.382G PA中间焊盘打孔

4. 屏蔽筋上GND孔的摆放
屏蔽罩的漏铜区也要按“两个小孔加一个大孔”配合，大量放置GND的Via来提高屏蔽罩的接地效果。
图5.39为一个6层板的RF 2G部分的屏蔽罩，Shielding Wall布满了大量的1~2的微孔和2~5的埋孔，有些地方内层有走线，所以不能在Shielding Wall上加Via，可以在Shielding Wall的内外侧旁边加孔，当然最好也要加相应的5~6孔。
5. 双工器“Y”形打孔
如图5.40所示，双工器的3个端口之间必须直接用GND隔离开，为了保证隔离效果，连接L1和L2的1~2的微孔采用如下图的“Y”形打孔。


图5.39屏蔽筋的处理



图5.40Y形打孔

6. 天线馈点处理
为了保证天线的面积，需要将两个天线馈点的焊盘下所有层挖空，不能走线，GND的馈点可以表层拉线接GND。如图5.41所示，天线的接触点被大面积挖空后，与GND隔离开，因为天线的厚度是设计好的，PCB平面上焊盘的净空面积越大，天线的灵敏度和功率就越高。当然手机PCB板的布线空间有限，也不可能无限制地加大净空面积。
另外考虑到接触馈点只有一层焊盘，时间久了可能会造成铜箔脱落，因此一般在焊盘的表层打一些微孔，然后在邻层铺一个和焊盘大小一样的铜箔通过微孔和焊盘连接起来，这样就增加了焊盘的牢固性。如图5.41所示，可以看到在焊盘上有很多通向邻层的微孔。

图5.41天线馈点处理

7. 天线座子处理
手机的天线大多是FPC或钢片通过弹片压接的，但也有是通过天线座子连接到线路板上的，一般要求天线座子内部表层GND挖空处理，如图5.42所示。

图5.42天线座子处理

5.3小结
本章讲述了RF部分的摆件和走线的Rule，具体的问题要根据实际情况调整处理，读者需要掌握以下知识点： 
(1) RF摆件需要注意的问题，2G一般和收发器在一个屏蔽罩内，而4G单独在一个屏蔽罩内，当然如果单面摆件，则可以放在一个屏蔽罩内。
(2) RF有单根50Ω和等差100Ω的微带线，一般走在表层和内层，需要立体包地，宽度要比实际大点即可。
(3) IQ线走内层，同组走一起，需要立体包地。
(4) 2G PA的电源线宽度需要1.5mm以上，4G PA电源线宽度需要0.6mm以上。
(5) RF摆件面的邻层要在屏蔽罩内来保证GND完整。
5.4习题
(1) RF有哪些重要的芯片？
(2) 如何区分2G和4G的PA？电源线宽度要达到多宽？
(3) RF的阻抗线有哪些？阻抗值是多少？
(4) IQ线有哪些？作用是什么？走线如何处理？
(5) 什么是立体包地？如何做到立体包地？
(6) RF的GND如何处理？